Registro PIE2

El registro PIE2 tambin contiene varios bits de habilitacin de interrupciones.

Leyenda: (-) Bit no implementado, (R/W) - Bit de lectura/escritura, (0) Despus del reinicio, el bit se pone a
cero
OSFIE - Oscillator Fail Interrupt Enable bit (bit de habilitacin de la interrupcin de fallo
en el oscilador)
o 1 - Habilita la interrupcin de fallo en el oscilador.
o 0 - Deshabilita la interrupcin de fallo en el oscilador.
C2IE - Comparator C2 Interrupt Enable bit (bit de habilitacin de la interrupcin del
comparador C2)
o 1 - Habilita la interrupcin del comparador C2.
o 0 - Deshabilita la interrupcin del comparador C2.
C1IE - Comparator C1 Interrupt Enable bit (bit de habilitacin de la interupcin del
comparador C1)
o 1 - Habilita la interrupcin del comparador C1.
o 0 - Deshabilita la interrupcin del comparador C1.
EEIE - EEPROM Write Operation Interrupt Enable bit (bit de habilitacin de la
interrupcin de escritura en la memoria EEPROM)
o 1 - Habilita la interrupcin de escritura en la memoria EEPROM.
o 0 - Deshabilita la interrupcin de escritura en la memoria EEPROM.
BCLIE - Bus Collision Interrupt Enable bit (bit de habilitacin de la interrupcin de
colisin de bus)
o 1 - Habilita la interrupcin de colisin de bus.
o 0 - Deshabilita la interrupcin de colisin de bus.
ULPWUIE - Ultra Low-Power Wake-up Interrupt Enable bit (bit de habilitacin de la
interrupcin para salir del modo de ultra bajo consumo - la reactivacin)
o 1 - Habilita la interrupcin para salir del modo de ultra bajo consumo.
o 0 - Deshabilita la interrupcin para salir del modo de ultra bajo consumo.
CCP2IE - CCP2 Interrupt Enable bit (bit de habilitacin de la interrupcin del mdulo 2 de
Comparacin/Captura/PWM (CCP2)
o 1 - Habilita la interrupcin del CCP2.
o 0 - Deshabilita la interrupcin del CCP2.
Vamos a hacerlo en mikroBasic...
' El comparador C2 se configura para utilizar los pines RA0 y RA2 como
entradas. Al producirse
' un cambio en la salida del comparador, el pin de salida PORTB.1 cambia
el estado lgico en
' la rutina de interrupcin.

sub procedure interrupt ' Inicio de la rutina de interrupcin
PORTB.F1 = not PORTB.F1 ' La interrupcin invertir el estado
lgico del
' pin PORTB.1
PIR2.C2IF = 0 ' Bit de bandera de interrupcin C2IF se
pone a cero
' Final de la rutina de interrupcin
end sub ' Todos los pines del puerto PORTB se
configuran
main:
TRISB = 0 ' Bit de bandera de interrupcin C2IF se
pone a cero
' como salidas
PORTB.1 = 1 ' El pin PORTB.1 se pone a uno
ANSEL = %00000101 ' Los pines RA0/C12IN0- y RA2/C2IN+ son las
' entradas analgicas
ANSELH = 0 ' Todos los pines de E/S se configuran como
digitales
CM2CON0.C2CH0 = 0 ' El pin RA0 se selecciona para ser una
entrada
' invertida del C2
CM2CON0.C2CH1 = 0
PIE2.C2IE = 1 ' Habilita la interrupcin del comparador
C2
INTCON.GIE = 1 ' Interrupcin global est habilitada
CM2CON0.C2ON = 1 ' Comparador C2 est habilitado
...
...
Registro PIR1
El registro PIE2 tambin contiene varios bits de habilitacin de interrupciones.

Leyenda: (-) Bit no implementado, (R/W) - Bit de lectura/escritura, (R) - Bit de lectura (0), Despus del
reinicio, el bit se pone a cero
ADIF - A/D Converter Interrupt Flag bit (bit de bandera de la interrupcin del convertidor
A/D)
o 1 - Se ha completado una conversin A/D (el bit debe volverse a 0 por software).
o 0 - No se ha completado una conversin A/D o no ha empezado.
RCIF - EUSART Receive Interrupt Flag bit (bit de bandera de la interrupcin de recepcin
del EUSART)
o 1 - El bfer de recepcin del EUSART est lleno. El bit se pone a cero al leer el registro RCREG.
o 0 - El bfer de recepcin del EUSART no est lleno.
TXIF - EUSART Transmit Interrupt Flag bit (bit de la interrupcin de transmisin del
EUSART)
o 1 - El bfer de transmisin del EUSART est vaco. El bit se pone a cero al esribir un dato en el registro
TXREG
o 0 - El bfer de transmisin del EUSART est lleno.
SSPIF - Master Synchronous Serial Port (MSSP) Interrupt Flag bit (bit de bandera de la
interrupcin de puerto serie sncrono maestro)
o 1 - Se ha cumplido la condicin de ocurrir una interrupcin del MSSP al transmitir/recibir los datos.
Difieren dependiendo del modo de operacin del MSSP (SPI o I2C). El bit debe ponerse a cero por
software antes de volver de la rutina de servicio de interrupciones)
o 0 - No se ha cumplido ninguna condicin de ocurrir una interrupcin del MSSP.
CCP1IF - CCP1 Interrupt Flag bit (bit de bandera de la interrupcin del mdulo 1 de
Comparacin/Captura/PWM (CCP1)
o 1 - Se ha cumplido la condicin de la interrupcin del CCP1 (CCP1 es una unidad para captar,
comparar y generar una seal PWM). Dependiendo del modo de operacin (modo captura o modo
comparacin), se produce una captura o la igualdad en la comparacin. En ambos casos, el bit debe
volverse a cero por software. El bit no se utiliza en el modo PWM.
o 0 - No se ha cumplido la condicin de la interrupcin del CCP1
TMR2IF - Timer2 to PR2 Interrupt Flag bit (bit de bandera de la interrupcin de igualdad
entre el temporizador Timer2 y el registro PR2)
o 1 - Se ha producido igualdad con el valor del TMR2 (registro de 8 bits del temporizador) y el valor del
PR2. El bit debe ponerse a cero por software antes de volver de la rutina de servicio de interrupciones)
o 0 - No se ha producido igualdad con el valor del TMR2 y el valor del PR2.
TMR1IF - Timer1 Overflow Interrupt Flag bit (bit de bandera de la interrupcin de
desbordamiento del temporizador Timer1)
o 1 - Se ha producido desbordamiento en el registro TMR1. El bit debe ponerse a cero por software.
o 0 - No se ha producido desbordamiento en el registro TMR1.