UNIVERSIDADE FEDERAL DE PERNAMBUCO

CENTRO DE TECNOLOGIA E GEOCINCIAS

PROGRAMA DE PS-GRADUAO EM ENGENHARIA
ELTRICA





RELATRIO DE PESQUISA SOBRE
UM TRANSDUTOR SIGMA-DELTA
TRMICO LINEAR INTEGRADO




Elaborado por:

Andr Dantas Ferreira
Orientador: Prof. Edval J. P. Santos, Ph.D.





Recife, Maro de 2011.
1
SUMRIO

1. INTRODUO ............................................................................................................................ 2

2. AMBIENTE DE DESENVOLVIMENTO ................................................................................. 2

3. DESENVOLVIMENTO DO PROTTIPO INTEGRADO ..................................................... 5
3.1 MODELO SPICE DINMICO DO TERMISTOR NTC COM AUTO-AQUECIMENTO ....................................... 5
3.2 DESENVOLVIMENTO DE CLULAS NO ELECTRIC.......................................................................................... 7
3.2.1 CLULAS LGICAS DIGITAIS ................................................................................................................... 7
3.2.2 CONVERSOR DIGITAL-ANALGICO DE 1 BIT ....................................................................................... 9
3.2.3 COMPARADOR ........................................................................................................................................... 11
3.2.4 GERADOR DE TENSO DE REFERNCIA .............................................................................................. 12
3.2.5 OSCILADOR E FONTE DE CORRENTE DE POLARIZAO................................................................. 13

4. TESTES PRELIMINARES DO SISTEMA INTEGRADO ................................................... 14

5. CONCLUSES E PRXIMOS PASSOS ................................................................................ 20

APNDICE 1 ESTUDO DE UTILIZAO DE UM RTD COMO SENSOR ...................... 21

APNDICE 2 CDIGO SPICE PARA SIMULAO UTILIZANDO O MODELO SPICE
DO TERMISTOR NTC ................................................................................................................. 27

APNDICE 3 CDIGO SPICE PARA SIMULAO UTILIZANDO O MODELO SPICE
DO RTD .......................................................................................................................................... 32

REFERNCIAS BIBLIOGRFICAS ......................................................................................... 36


2
1 INTRODUO
O seguinte relatrio faz um resumo das atividades de pesquisa realizadas at o presente
momento sobre o estudo da possibilidade de implementao de uma verso integrada de um
transdutor sigma-delta trmico linear. Ele comea descrevendo o ambiente de desenvolvimento
utilizado, em seguida passa para uma implementao inicial do transdutor, e por fim para os
resultados obtidos e consideraes finais.
Primeiramente, foi feita a leitura da dissertao de mestrado de Valter Rosa, intitulada
Projeto e Implementao de um Transdutor Sigma-Delta Trmico Linear, pelo Programa de Ps-
Graduao em Engenharia Eltrica da Universidade Federal da Bahia. O texto se refere ao uso de
um modulador sigma-delta de um bit de resoluo em conjunto com um elemento termoresistivo do
tipo termistor, tendo sido montados dois aparatos experimentais realizados ora com componentes
discretos em uma placa de circuito impresso, ora com um kit de desenvolvimento com um
microcontrolador. Em ambos, o elemento sensor tipo termistor atua como o elemento integrador do
modulador sigma-delta, efetuando sua funo de integrao sobre a diferena entre a temperatura
do sensor e a temperatura do meio [1].

2 AMBIENTE DE DESENVOLVIMENTO
Para o projeto de um prottipo integrado do transdutor sigma-delta trmico linear, primeiro
foi escolhido um ambiente de desenvolvimento gratuito e multiplataforma visando validar o fluxo
de projeto de circuitos integrados nesta ferramenta, e assim abrir caminho para facilitar a adoo de
tal ferramenta no auxlio ao ensino do desenvolvimento de circuitos integrados em diversas
instituies de ensino superior brasileiras. Contando com uma ferramenta gratuita e intuitiva,
remove-se a dependncia em caras licenas de ferramentas de automao de projetos eletrnicos
(traduo livre para o termo Electronic Design Automation).
A ferramenta escolhida para este estudo chamada Electric VLSI Design System, da empresa
Static Free Software, a qual hoje uma subdiviso da empresa RuLabinsky Enterprises Inc.
Comeou a ser desenvolvida no incio da dcada de oitenta por Steven M. Rubin, e hoje o seu
desenvolvimento est a cargo da Oracle. O Electric uma ferramenta de cdigo aberto, distribuda
atravs da licena GNU GPL, desenvolvida em Java, e, portanto, multiplataforma. Esta ltima
caracterstica outro fator de vantagem, uma vez que possibilita que o ambiente seja
completamente migrado entre diferentes sistemas operacionais sem causar perda.



3
Entre suas principais vantagens e desvantagens podemos citar:

Possui edio de esquemticos e leiaute;
Possui diversas ferramentas de checagem de regras de projeto, comparao de netlist entre
esquemtico e leiaute, simulao, sntese, roteamento, compactao, compilao;
Trabalha com diversos tipos de tecnologias de fabricao, tendo como sua principal a
tecnologia CMOS escalonvel da MOSIS;
Aceita diversos formatos de entrada e sada de dados, como CIF, GDS, DXF, VHDL e
Verilog;
Ainda no h um kit de desenvolvimento contendo uma biblioteca de diversas clulas
digitais e analgicas padronizadas, nem mesmo para a tecnologia de fabricao CMOS
escalonvel da MOSIS;

MOSIS o acrnimo para Metal Oxide Semiconductor Implementation Service, e representa
um dos mais antigos servios de mesclagem de vrios pequenos projetos de circuitos integrados
submetidos por pequenas empresas ou universidades que desejam pequeno volume de produo, o
necessrio apenas para alguns prottipos, em pastilhas multiprojetos denominadas MPW (multi-
project wafer), de forma a partilhar os altos custos de fabricao entre diversos usurios.
Embora nenhuma foundry ou servio de MPW tenha desenvolvido um kit de
desenvolvimento para o Electric, ele possui diversos mecanismos para a criao de um arquivo de
tecnologia personalizado contendo todas as regras de projeto permitidas. Isto de bastante utilidade
para pequenas empresas ou laboratrios possam criar os arquivos de tecnologia especficos para os
seus prprios processos, possibilitando o uso da ferramenta Electric para o projeto de dispositivos
utilizando o processo prprio da instituio.
O Electric tambm possui as ferramentas necessrias para criao e associao de bibliotecas
de clulas digitais e analgicas ao arquivo de tecnologia personalizado. Com isso, possibilita-se a
construo de diferentes mdulos por alunos de um laboratrio ou empregados de uma pequena
empresa, totalmente personalizados para o processo utilizado, e que podero ser reutilizados em
projetos futuros.
4

Figura 2.1 Interface da ferramenta Electric VLSI Design System

Para este estudo, a foundry e a tecnologia de fabricao escolhidos so a austriamicrosystems
(AMS) e a C35B4C3 (tecnologia de 0.35 m e quatro camadas de metal). Eles foram escolhidos
dentre as foundries e tecnologias utilizadas pelo MOSIS e pelo Europractice-IC, outro servio de
prototipagem de circuitos integrados atravs de MPW.
Como visto anteriormente, nem a MOSIS, nem a Europractice, nem a AMS fornecem
suporte atravs de um kit de desenvolvimento para o Electric. E, portanto foi necessrio o
desenvolvimento do arquivo de tecnologia para este processo. Utilizando as ferramentas
disponibilizadas no Electric para confeco de um novo arquivo de tecnologia, foram configuradas
as regras de projeto que contm as distncias permitidas entre diferentes camadas utilizadas no
processo de fabricao. Tambm foram configurados os componentes parasitas para cada uma
destas camadas, bem como a configurao e ordenamento destas camadas no formato GDS, o qual
comumente utilizado para importar ou exportar leiautes gerados entre ferramentas diferentes, ou
para enviar para fabricao.
Nesta fase, foi imposta a determinada limitao: o comprimento mnimo de canal de um
transistor fabricado seria de 500 nm, e no de 350 nm como a tecnologia permite. Isto ocorreu pelo
fato do Electric trabalhar no formato de tecnologias escalonveis, ou seja, todas as medidas so
baseadas em mltiplos inteiros de um determinado valor conhecido por e que representa a metade
5
do comprimento mnimo de canal da tecnologia. Como o comprimento mnimo de canal nesta
tecnologia era de 350 nm, o seu seria igual a 175 nm. No entanto, foi observado que as regras de
projeto da AMS no seriam compatveis com este valor de . Foi preciso ento modificar o valor de
para 250 nm, forando o menor comprimento de canal de transistores para o valor de 500 nm.
Para realizar o teste de conformidade do novo arquivo de tecnologia gerado, foi realizado o
leiaute no Electric de diversas estruturas englobando todas as camadas da tecnologia, e os mais
diferentes tipos de erros de projeto englobados nos erros de projeto especificados pela foundry. Foi
realizada a checagem de regras de projeto (DRC) no Electric, e o leiaute foi exportado para um
arquivo GDS. Este arquivo foi ento importado na ferramenta Mentor Graphics, a qual j estava
instalada e configurada com o kit de desenvolvimento para o processo C35B4C3 da AMS, e foi
realizado o DRC nesta ferramenta, observando-se os mesmos erros encontrados no Electric. Tais
erros foram sendo corrigidos no Electric e verificados na Mentor, at que fossem eliminados,
testando a eficcia do arquivo de tecnologia gerado para o Electric, e da prpria ferramenta
gratuita, em se equivaler ao uso do arquivo de tecnologia em uma ferramenta de EDA comercial.

3 DESENVOLVIMENTO DO PROTTIPO INTEGRADO
De posse do arquivo de tecnologia para o Electric, partiu-se para o desenvolvimento dos
blocos necessrios no modulador sigma-delta integrado.

3.1 Modelo SPICE dinmico do Termistor NTC com auto-aquecimento
Primeiramente foi necessrio o desenvolvimento de um modelo SPICE para simular o
funcionamento do elemento sensor em conjunto com o transdutor sigma-delta trmico. Para isso, o
modelo deveria ser capaz de apresentar as caractersticas estticas de tenso e corrente em funo
da temperatura na qual o termistor estaria submetido. Alm disso, como o circuito trabalha com o
aquecimento e resfriamento do termistor de forma dinmica, era necessrio que o modelo
desenvolvido tivesse caractersticas termodinmicas equivalentes ao dispositivo real, e que tambm
apresentasse o efeito de auto-aquecimento, uma vez que o termistor aquecido ou resfriado atravs
da presena ou no de uma corrente de referncia atravs dos seus terminais, que causa o seu
aquecimento por efeito Joule.
Utilizando um modelo previamente provido [2], foi elaborado com o auxlio da ferramenta
SPICE gratuita LTspice IV disponibilizada pela Linear Technologies, um subcircuito
parametrizvel que representasse o comportamento de um termistor NTC, o qual est descrito no
cdigo SPICE abaixo:

6
.SUBCKT NTC T TNTC IN GND 2
.param Rnom = 1022
.param B = 3334
.param Gth = 0.841e-3
.param Cth = 10.73e-3
B1 IN 3 V={I(Vsense)*Rnom*exp(B/(V(TNTC,GND)+273) - B/298)}
Vsense 3 0 0 Rser=0
E1 4 0 N002 0 1
E2 TNTC 4 T 0 1
Br1 1 0 V={(V(IN,GND)*I(Vsense))/Gth}
C1 2 0 {Cth}
R1 1 2 {1/Gth}
.ENDS NTC


Figura 3.1 Esquemtico do cdigo SPICE desenvolvido para o modelo do termistor NTC

Na modelagem de termistores em SPICE, faz-se a representao da temperatura do
dispositivo atravs de um valor de tenso, em que um volt equivale a 1 grau kelvin. O modelo
desenvolvido possui quatro terminais, sendo:

IN, GND terminais eltricos do termistor, equivalentes aos dois terminais fsicos do
dispositivo
T entrada em tenso equivalente temperatura ambiente qual o termistor est
submetido
TNTC sada em tenso equivalente temperatura de fato no termistor

Caso o termistor no tenha sido submetido aplicao de corrente, sua temperatura tender a
se igualar do ambiente. Uma vez aplicada uma corrente atravs dele, ele comea a dissipar
7
energia em forma de calor, e portanto sua temperatura ser a temperatura ambiente acrescida da
temperatura gerada pelo efeito de auto-aquecimento. O modelo ainda conta com os quatro
principais parmetros caractersticos de um termistor:

Rnom resistncia nominal do termistor na temperatura de 25 C;
B constante do material do dispositivo;
Gth condutncia trmica do dispositivo;
Cth capacitncia trmica do dispositivo;

Como se pode observar, foram escolhidos, como parmetros padronizados, valores
semelhantes aos utilizados na implementao fsica do trabalho de Rosa (2009, p. 46), no intuito de
reproduzir resultados semelhantes.
Com a finalidade de estudar a possvel integrao com os elementos sensores de temperatura
desenvolvidos no LDN, foi realizado tambm um estudo e modelagem de dispositivos tipo RTD
(resistance temperature detector) planares desenvolvidos no Laboratrio de Dispositivos e
Nanoestruturas [3]. Este estudo se encontra no apndice.

3.2 Desenvolvimento de clulas no Electric
3.2.1 Clulas lgicas digitais
Dando incio ao desenvolvimento das clulas necessrias na ferramenta Electric, as primeiras
desenvolvidas foram clulas lgicas digitais para formar uma biblioteca destas clulas
padronizadas, uma vez que no h disponibilidade de tal biblioteca para a ferramenta Electric por
parte da foundry.
Foram desenvolvidas as seguintes clulas:

INVERSOR
BUFFER
PORTA NO-E DE DUAS ENTRADAS
PORTA NO-OU DE DUAS ENTRADAS
CHAVE DE PASSAGEM

8
LATCH TIPO D ESTTICO

Figura 3.2 Esquemtico e smbolo do Latch no Electric

A arquitetura desta clula baseada no latch tipo Reset-Set (RS), o qual usa a realimentao
para manter seu estado. Esta implementao tem a vantagem de guardar um estado atravs de uma
realimentao, e no em capacitncias como no latch dinmico, e enquanto houver alimentao ele
guardar seu estado. O que traz a vantagem de poder manter o circuito por um longo perodo
esttico sem haver perda de memria, em detrimento de uma maior rea ocupada em silcio.

9
FLIP FLOP MESTRE-ESCRAVO TIPO D

Figura 3.3 Esquemtico e smbolo do flip-flop mestre-escravo tipo D no Electric

O flip-flop tipo D utiliza arquitetura tradicional mestre-escravo, reutilizando a clula do latch
tipo D desenvolvido. Ele utiliza a borda de subida para guardar o estado. At o momento, no foi
introduzida nenhuma estrutura de set/reset ou de enable no circuito, o que poder ser feito
posteriormente.

3.2.2 Conversor digital-analgico de um bit
Segundo Rosa (2009, p.26) o conversor digital-analgico tem a funo de polarizador,
gerando uma corrente de referncia para o sensor de forma a o manter sob uma temperatura
constante. Rosa utilizou uma topologia de gerador de corrente de preciso, atravs do uso de um
amplificador operacional realimentado negativamente, e uma chave de passagem que controla para
onde o fluxo de corrente deve seguir: se para aquecer o sensor ou desviada para o terra.
Para uma implementao inicial, foi desenvolvido um amplificador operacional com entrada
PMOS, o que significa que funciona bem na faixa de zero volt a cerca de dois volts. A sada est
ligada a uma chave de passagem tipo PMOS, e o sistema conta tambm com uma chave NMOS
para controlar o destino da corrente gerada por essa fonte. O sistema possui uma entrada de
habilitao, presente no amplificador operacional. Como se trata de uma fonte de corrente de
referncia, o valor da corrente gerado deve permanecer constante quando o bloco estiver submetido
a diferentes temperaturas e tenses de alimentao. Tambm deve ser capaz de ser configurvel,
10
uma vez que os valores de corrente podem variar dependendo da faixa de temperatura e elemento
sensor utilizados [1].
Com a continuao do desenvolvimento, algumas melhorias devero ser implementadas,
como fazer uma entrada rail-to-rail do amplificador operacional, de forma que a fonte de corrente
de preciso funciona corretamente para qualquer tenso aplicada a sua entrada. Alm disso, outros
testes devero ser realizados para verificar os parmetros de desempenho do circuito atual, e os
melhorar de acordo com o necessrio.


Figura 3.4 Vista do esquemtico e smbolo do circuito polarizador no Electric

11

Figura 3.5 Vista do esquemtico e smbolo do amplificador operacional no Electric

Atualmente, o amplificador operacional apresenta as seguintes caractersticas:
Tenso de alimentao = 3,3 V
Consumo de corrente = 90,7 A
Produto ganho-largura de faixa (GBW) = 5,5 MHz
Margem de Fase (MF) = 80 graus
Tenso de entrada modo comum = 0 V at 2,7 V
Offset de entrada = 1,25 mV
Slew-rate = 4,1 V/s

3.2.3 Comparador
Este bloco o responsvel pela comparao da tenso observada sobre o elemento sensor e
uma tenso de referncia. fundamental que possua caractersticas como baixo offset, baixa
histerese, alta velocidade, e baixo consumo.
A topologia escolhida utiliza um amplificador operacional no-compensado na entrada, e
uma seqncia de inversores lgicos na sada. O par diferencial de entrada utiliza transistores
PMOS, o que faz com que trabalhe melhor com baixas tenses de entrada. O bloco j apresenta
uma entrada para habilitao ou desabilitao do circuito de entrada. Esta topologia apesar de no
ser a mais rpida ou menor, apresenta robustez e facilidade de projeto, qualidades fundamentais
para testar o fluxo de projeto pela primeira vez nesta ferramenta.
12

Figura 3.6 Esquemtico e smbolo do comparador na ferramenta Electric

O bloco inteiro deve receber melhorias, como a adio de um par diferencial NMOS na
entrada para trabalhar corretamente com tenses de entrada tanto baixas quanto altas, e tambm o
correto dimensionamento dos transistores, em funo da capacitncia enxergada pelo bloco no
sistema. A primeira proporcionar que o comparador trabalhe corretamente para diferentes nveis
de tenso de referncia, levando em considerao o uso de uma fonte de tenso de referncia
configurvel para atingir o valor de tenso de referncia necessrio para a aplicao. O correto
dimensionamento dos transistores dos inversores lgicos da sada proporcionar um menor atraso
do sinal de sada. De posse destes valores, os transistores do amplificador operacional podem ser
ajustados de forma a proporcionar baixo offset, histerese, consumo e alto ganho, levando em
considerao fatores como casamento e variaes nas dimenses devido ao processo de fabricao.

3.2.4 Gerador de tenso de referncia
O bloco que responsvel por gerar a tenso de referncia tambm responsvel por
estabelecer a temperatura de trabalho do elemento sensor, visto que esta tenso ser a utilizada pelo
comparador para comparar com a tenso no sensor. Por isso, o bloco deve apresentar uma tenso de
sada estvel perante variaes de temperatura, processo, e tenso de alimentao. Tambm
desejvel que a tenso de sada possa ser ajustada aps a fabricao, seja pequenas alteraes para
compensar as variaes de processo, seja para alterar o valor da tenso de referncia para um valor
desejado para a aplicao.
13
Nesta fase foi desenvolvido um circuito do tipo bandgap, que utiliza a compensao de uma
corrente proporcional com temperatura (PTAT proportional to absolute temperature) com uma
tenso entre base e emissor de um transistor PNP (CTAT complementary to absolute
temperature) para gerar uma tenso de referncia estvel com a temperatura. O transistor PNP
realizado atravs de o transistor parasita encontrado em um transistor PMOS, em que o emissor
formado pelo dreno e fonte, a base formada pelo poo, e o coletor se encontra no substrato. Ele
possui uma fonte de corrente e um circuito de inicializao, bem como um sistema de ajuste do
valor do resistor de sada com trs entradas lgicas, responsvel pela gerao da tenso de sada.


Figura 3.7 Esquemtico e smbolo do gerador de tenso de referncia na ferramenta Electric

3.2.5 Oscilador e Fonte de corrente de polarizao
A fonte de corrente responsvel por gerar correntes de polarizao para diversos blocos do
sistema, como por exemplo o comparador. J o oscilador responsvel por gerar o relgio do
sistema, que ser utilizado para amostrar o sinal do sensor. At o momento estes blocos ainda no
foram implementados, sendo utilizadas fontes ideais para auxiliar na simulao do sistema
completo.




14
4 TESTES PRELIMINARES DO SISTEMA INTEGRADO
Aps desenvolver os blocos separadamente na ferramenta Electric, foi desenvolvido o
prottipo do sistema integrado. Depois de interligados, foi exportada a netlist em formato SPICE, e
foi utilizado o programa LTspice IV para simular o sistema completo.

Figura 4.1 Vista esquemtico do sistema integrado na ferramenta Electric

A temperatura ambiente qual o circuito est submetida configurada na ferramenta de
simulao. Alm disso, uma fonte de tenso constante est configurada para o mesmo valor de
temperatura ambiente, seguindo uma relao de 1 V/C, servindo de entrada para o modelo
equivalente do termistor. O termistor NTC possui tambm uma sada de temperatura (TNTC) a
qual representa a temperatura atual do termistor. O sistema atua de forma a manter essa
temperatura constante, independente de alteraes na temperatura ambiente (T), produzindo um
sinal de sada modulado cujo valor mdio proporcional com a temperatura ambiente, em uma
determinada faixa. A faixa de temperatura medida configurada atravs do valor da tenso de
referncia, gerada pelo bloco VREF, e pela corrente de referncia, gerada pelo bloco DAC [1]. O
bloco VREF gera uma tenso que estvel sob variaes da temperatura ambiente do circuito.
desejvel que o valor da tenso de referncia utilizada pelo comparador possa ser ajustado de
acordo com as especificaes da aplicao. Para isso, pode ser introduzido ao bloco um deslocador
de nvel ou um amplificador no-inversor, ou ainda estar disponvel uma entrada externa. O bloco
15
DAC gera uma corrente de referncia, cujo valor determinado internamente. Este bloco possui
componentes passivos que para efeito de melhor visualizao esto instanciados internamente ao
bloco.
Para verificao do comportamento do sistema, foi obtida a curva de caracterizao que
relaciona a tenso mdia de sada com a temperatura ambiente do circuito para diversos valores de
temperatura ambiente. No modelo equivalente do termistor NTC, foram utilizados os mesmos
valores utilizados na implementao de Rosa (2009, p. 46).

R
0
= 1022 (Resistncia do sensor na temperatura de 25 C)
B = 3334 K (Constante do material do NTC)
Gth = 0.841e-3 mW/K (Condutncia trmica do sensor)
Cth = 10.73e-3 mJ/K (Capacitncia trmica do sensor)

Seguem o restante dos parmetros utilizados no sistema:

Tenso de alimentao = 3,3 V
Freqncia de sobre-amostragem = 200 Hz
Ciclo de trabalho = 20%
Vref = 1,14 V
Iref = 37,5 mA

16

Figura 4.2 Grficos de simulao mostrando a inicializao do sistema, para temperatura
ambiente de 120 C

A figura acima mostra que, durante a inicializao do prottipo do transdutor sigma-delta de
temperatura, enquanto a temperatura do sensor no estabilizou, a sada do sistema permaneceu
constante em zero volt. A corrente de referncia era aplicada de forma contnua ao termistor para o
aquecer, e assim baixar o valor de tenso produzido por ele at chegar ao valor da tenso de
referncia.
Aos 16,7 segundos, o sistema comeou a chavear, uma vez que a temperatura do sensor
estabilizou no seu valor de trabalho. Para estas configuraes, a temperatura de trabalho foi de
161,78 C. Outros valores podem ser obtidos, variando a tenso e corrente de referncia.

17

Figura 4.3 Grficos de simulao mostrando o comportamento de diversos sinais do sistema
durante o seu funcionamento, para uma temperatura ambiente de 120 C

A figura acima mostra diversos sinais do sistema, quando em operao. A tenso sobre o
termistor (V(ntc)) comparada tenso de referncia (V(vref)), e o circuito emite pulsos de
corrente para manter a temperatura do sensor constante. Nela, mostra que o tempo para resfriar o
sensor mais rpido (um nico pulso de relgio) que o tempo para aquecer (de trs a quatro pulsos
de relgio). O valor mdio da tenso de sada de 0,751 V, para a temperatura de 120 C.
18

Figura 4.4 Grfico de simulao mostrando vrios sinais durante o funcionamento do sistema,
para a temperatura ambiente de 140 C

Outro exemplo mostrado na figura acima, para uma temperatura ambiente de 140 C. Neste
exemplo, pode-se observar que o sensor leva apenas um ciclo para aquecer. Como para resfriar ele
demora mais, e durante o resfriamento no h corrente aplicada ao sensor, para poder mensurar o
valor da tenso do termistor, curtos pulsos de corrente so aplicados a ele, com durao suficiente
apenas para o comparador avaliar se a temperatura de trabalho do sensor est abaixo da mnima
permitida. Estes pulsos devem ser de curta durao, uma vez que faro o sensor aquecer, como
mostrado no grfico acima. Para esta simulao, o valor mdio da tenso de sada foi de 2,442 V,
considerando a temperatura ambiente em 140 C.
Visto que o sistema est funcionando, foram aplicadas diversas temperaturas ambientes e
anotados os valores mdios da tenso de sada, de forma a levantar uma curva de calibrao para o
sistema, nesta configurao.
19

Figura 4.5 Curva de calibrao do transdutor sigma-delta obtida para uma temperatura de
trabalho de 161,78 C, tenso de referncia igual a 1,14 V, e corrente de referncia igual a 37,5
mA.

Para as configuraes testadas, ou seja, corrente de referncia de 37,5 mA e tenso de
referncia de 1,14 V, o que gera uma temperatura constante no sensor de 161,78 C, foi possvel
medir temperaturas na faixa entre 110 C e 150 C. A curva foi aproximada utilizando uma
equao polinomial de segundo grau (1), obtendo os seguintes coeficientes:
2

1 0 (1)
a2 = 0,0602 [V/(C)]
a1 = 0,3997 [V/C]
a0 = 0,1806 [V]

Os pontos testados esto descritos na tabela abaixo:
Tabela 4.1 Valores de tenso mdia de sada para cada temperatura ambiente testada
T (C) Vout (V)
115 0,328
120 0,751
130 1,597
140 2,442
150 3,287

y = 0,060x
2
+ 0,399x - 0,180
0,00
0,50
1,00
1,50
2,00
2,50
3,00
3,50
115 120 130 140 150
T
e
n
s

o

m

d
i
a

d
e

s
a

d
a

(
V
)
Temperatura ambiente (C)
Curva de calibrao VxT
Tensao de sada
Polinmio (Tensao
de sada)
Temperatura de
trabalho do
sensor = 161,78 C
20
Dos valores da tabela acima foi calculada o coeficiente de correlao (r) entre eles, obtendo o
valor 0,9999999431, o qual indica uma forte linearidade entre as duas grandezas. medida que o
sistema for aperfeioado, o coeficiente de segunda ordem da equao (1) ser reduzido, at que
fiquemos com uma equao de primeira ordem.

5 CONCLUSES E PRXIMOS PASSOS
Este relatrio contemplou os estudos realizados para a anlise da viabilidade do projeto de
um transdutor sigma-delta trmico linear integrado. Foram abordados os estudos realizados sobre o
tema e ferramentas envolvidas, bem como o desenvolvimento de diversos blocos de circuitos
integrados em nvel de esquemtico em uma ferramenta de desenvolvimento gratuita, Electric VLSI
Design. Por fim, foram apresentados os resultados obtidos atravs de simulaes realizadas em
ferramentas tambm gratuitas, mostrando o comportamento do sistema durante sua inicializao, e
para diferentes temperaturas, e uma curva de calibrao obtida para o sistema, evidenciando a sua
linearidade para uma determinada faixa de temperaturas analisadas.
No prosseguimento do projeto, as prximas atividades seriam:
Ampliao da faixa de tenses de entrada do amplificador operacional e do comparador;
Tornar a tenso de referncia e a corrente de referncia configurveis;
Otimizar o relgio do sistema, e desenvolver o oscilador necessrio;
Desenvolver o circuito de polarizao dos blocos;
Anlise de desempenho do sistema para diferentes faixas de temperatura ambiente;
Desenvolvimento dos leiautes dos blocos utilizados;
Extrao de parasitas e ps-verificao do sistema completo;
Envio para fabricao;
Confeco de placas de circuito impresso para testes;
Testes de validao e caracterizao dos circuitos desenvolvidos.

21













APNDICE 1 ESTUDO DE UTILIZAO DE UM RTD COMO
SENSOR

22
Para analisar a utilizao de um elemento sensor tipo RTD planar (planar resistance
temperature detector) desenvolvido no Laboratrio de Dispositivos e Nanoestruturas (LDN) da
Universidade Federal de Pernambuco por Isabela Vasconcelos [3], foi desenvolvido um modelo
SPICE para ser utilizado no lugar do termoresistor tipo NTC. Isso poderia possibilitar a integrao
do elemento sensor com o transdutor, visto que um RTD planar constitudo basicamente por
metais como platina, nquel e cobre [3], facilitando por sua vez o processo de fabricao do
transdutor integrado.
Aps a leitura do material de pesquisa de Isabela, foi escolhido um dos RTDs fabricado em
nquel por ela no LDN para servir de referencial. Seus parmetros de calibrao obtidos por Isabela
so [3]:
R
0
974,4 []
AxR
0
3,8864 [/C]
BxR
0
0,0068 [/C
2
]
Estes parmetros compem uma curva de calibrao RxT simplificada, que possui a seguinte
equao caracterstica de segunda ordem:

(2)

Com R sendo a resistncia em Ohms do RTD na temperatura T em C. R0 a resistncia do
RTD em 0 C, A e B so os parmetros de calibrao. Estes valores podem ser armazenados na
memria de um sensor inteligente integrado, onde processar essa informao, de forma que no
seja necessria uma etapa adicional de ajuste durante o processo de fabricao do sensor.
De posse das caractersticas do elemento sensor, foi desenvolvido um modelo SPICE de
simulao que leva em considerao os efeitos de auto-aquecimento, necessrios para
implementao do modulador sigma-delta trmico linear. Como ele usa fundamentos de operao a
temperatura constante, onde o elemento sensor mantido a uma temperatura constante e a sada do
sistema proporcional diferena de temperatura entre o meio e a temperatura do elemento sensor.
O macro-modelo desenvolvido tem por base o modelo desenvolvido por Thomas Kuehl [4]. Foi
utilizado o software simulador gratuito LTspice IV disponibilizado pela Linear Technologies em
http://www.linear.com/designtools/software/#LTspice. O cdigo gerado se encontra no Apndice.
Abaixo esto imagens do esquemtico gerado, e de uma simulao mostrando o efeito de
aquecimento e resfriamento devido a uma fonte de corrente de 3 mA pulsada, com perodo 400 ms
e ciclo operacional 75%.
23

Figura 1 Esquemtico de testes do modelo SPICE para um RTD

Figura 2 Esquemtico simplificado do macro-modelo SPICE do RTD

O esquemtico do modelo est dividido em duas partes, uma com o estmulo de entrada
(fonte de corrente pulsada) e outra com o dispositivo sob teste. O dispositivo pode ser dividido em
duas partes: O RTD responsvel pela converso do sinal eltrico na entrada para a diferena de
temperatura proporcionada por ele, e a temperatura efetiva do RTD que dada pela soma da
temperatura ambiente com a temperatura gerada pela dissipao de potncia do dispositivo. O
modelo faz um equivalente de uma unidade de tenso para representar uma unidade de
temperatura, ou seja, 1 V equivalente a 1 C, com isso se elimina a limitao da faixa de
temperatura suportada pelo o simulador para verificao do modelo do RTD [4]. Mas, em
compensao, esta tcnica s vlida para simulao do sensor no caso do elemento sensor estar
24
em um ambiente diferente do transdutor, uma vez que fora do ambiente de interesse de medio de
temperatura, podemos considerar a temperatura dos dispositivos eletrnicos constante, equivalendo
ao parmetro de temperatura do simulador. Para um sensor integrado, precisamos alterar a
temperatura do elemento sensor e do transdutor conjuntamente, visto que ambos estaro imersos na
mesma temperatura.

Figura 3 Simulao do processo de aquecimento e resfriamento do modelo do RTD

A imagem mostra que a partir do segundo pulso de corrente (curva I(Isource) em azul), a
temperatura do sensor (curva V(4) em verde) varia entre 29,5 C e 39,5 C no perodo da fonte de
corrente (a qual varia em forma de pulsos entre 3 mA e 0 A), partindo da condio inicial em 27
C, quando ainda no havia excitao o RTD possua a temperatura ambiente. A taxa temporal de
aquecimento ou resfriamento do RTD foi configurada considerando um RTD de filme fino imerso
no ar parado [4]. As constantes de dissipao sero alteradas de acordo com o meio de medio
considerado.
Para efeito de verificao do funcionamento do transdutor sigma-delta trmico em conjunto
com o modelo SPICE do RTD, foi realizada uma simulao que utiliza o modelo do RTD como o
elemento sensor junto ao modelo desenvolvido na ferramenta Electric, como mostra a figura 4. Esta
simulao mostra o funcionamento do sistema durante sua inicializao, e em seguida a variao da
sada do modulador em funo da variao da temperatura ambiente, figura 5.
25

Figura 4 Vista do esquemtico do transdutor sigma-delta trmico com o uso de um termoresistor
tipo RTD como elemento sensor.


Figura 5 - Grfico de simulao para o transdutor sigma-delta trmico utilizando o modelo do
RTD, mostrando a variao da freqncia do sinal de sada para uma variao linear da
temperatura ambiente.
26
No grfico de simulao, a curva verde representa a temperatura de trabalho do RTD,
mostrando seu aquecimento durante a inicializao at estabilizar em uma determinada
temperatura, prxima dos 35 C. Em seguida, a temperatura ambiente, curva azul, comea a alterar
linearmente. Observa-se que mesmo a temperatura ambiente sendo alterada, a temperatura de
trabalho do RTD permanece constante dentro da faixa de temperaturas que o sistema suporta.
Espera-se que o valor mdio do sinal de sada (V(out)), curva em vermelho, seja proporcional
temperatura ambiente. Na figura 5, pode ser observado que medida que a temperatura ambiente
se eleva de 27 C para 31 C, a freqncia do sinal de sada tambm aumenta, e conseqentemente
o seu valor mdio. Da mesma forma, quando a temperatura ambiente comea a cair de 31 C, a
freqncia do sinal de sada comea a diminuir, o que indica uma reduo no valor mdio do sinal
de sada, at em um momento que o sistema deixa de funcionar e a temperatura de trabalho do
RTD passa a acompanhar o comportamento da temperatura ambiente.
Com isso, observa-se que o modelo SPICE para um RTD est em funcionamento, e que o
sistema, mesmo sem estar otimizado para este elemento sensor de temperatura, se comporta dentro
do esperado.

27














APNDICE 2 CDIGO SPICE PARA SIMULAO UTILIZANDO
O MODELO SPICE DO TERMISTOR NTC

28
*** SPICE deck for cell Tsense{sch} from library TS01_implementation
*** Created on Qua Abr 21, 2010 16:33:40
*** Last revised on Sb Mar 12, 2011 19:03:08
*** Written on Sb Mar 12, 2011 19:03:46 by Electric VLSI Design System,
*version 8.10
*** Layout tech: ams, foundry AMS
*** UC SPICE *** , MIN_RESIST 4.0, MIN_CAPAC 0.1FF
.OPTIONS NOMOD NOPAGE
*.options parhier=local
* Model cards are described in this file:
.include C:\andre\work\tecnologia.mod

*** CELL: TS01_implementation:inv{sch}
.SUBCKT inv gnd in out vdd
Mnmos-4@0 out in gnd gnd N L=0.5U W=3U
Mpmos-4@0 out in vdd vdd P L=0.5U W=10U
.ENDS inv
*** WARNING: no ground connection for N-transistor wells in cell
*'TS01_implementation:opamp{sch}'

*** CELL: TS01_implementation:opamp{sch}
.SUBCKT opamp EN gnd ibias in_n in_p out out_pd vdd
M_1 net@16 in_n net@0 vdd P L=1U W=36U
M_2 out_pd in_p net@0 vdd P L=1U W=36U
M_3 net@16 net@16 gnd gnd N L=2U W=10.5U
M_4 out_pd net@16 gnd gnd N L=2U W=10.5U
M_5 net@0 ibias vdd vdd P L=1U W=129.75U
M_6 ibias ibias vdd vdd P L=1U W=16.25U
M_7 out ibias vdd vdd P L=1U W=129.75U
M_8 out out_pd gnd gnd N L=1U W=70U
M_19 ibias EN_b vdd vdd P L=0.5U W=1.5U
M_20 out_pd EN gnd gnd N L=0.5U W=1.5U
Ccap@0 net@412 out_pd 6.6p
Rres@0 out net@412 750
Xinv@0 gnd EN EN_b vdd inv
.ENDS opamp

*** CELL: TS01_implementation:DAC_new{sch}
.SUBCKT DAC_new bias gnd i_out in_b vdd
Mnmos-4@3 i_out in_b gnd gnd N L=1U W=500U
Mpmos-4@2 i_out net@140 net@143 net@143 P L=1U W=500U
Rres@1 net@165 gnd 66000
Rres@2 vdd net@165 33000
Rres@3 vdd net@143 10
Xopamp@0 gnd gnd bias net@143 net@165 net@140 opamp@0_out_pd vdd opamp
.ENDS DAC_new

*** CELL: TS01_implementation:nand2{sch}
.SUBCKT nand2 A B Y gnd vdd
Mnmos-4@0 Y A net@0 gnd N L=0.5U W=1.5U
Mnmos-4@1 net@0 B gnd gnd N L=0.5U W=1.5U
29
Mpmos-4@0 Y A vdd vdd P L=0.5U W=4U
Mpmos-4@1 Y B vdd vdd P L=0.5U W=4U
.ENDS nand2

*** CELL: TS01_implementation:nor2{sch}
.SUBCKT nor2 A B Y gnd vdd
Mnmos-4@0 Y B gnd gnd N L=0.5U W=12.5U
Mnmos-4@1 Y A gnd gnd N L=0.5U W=12.5U
Mpmos-4@0 net@0 B vdd vdd P L=0.5U W=25U
Mpmos-4@1 Y A net@0 vdd P L=0.5U W=25U
.ENDS nor2


*** CELL: TS01_implementation:D_latch{sch}
.SUBCKT D_latch D Q clk gnd vdd
Xnand2@0 D clk net@9 gnd vdd nand2
Xnand2@1 clk net@9 net@25 gnd vdd nand2
Xnand2@2 net@9 net@15 Q gnd vdd nand2
Xnand2@3 net@25 Q net@15 gnd vdd nand2
.ENDS D_latch

*** CELL: TS01_implementation:D_ff{sch}
.SUBCKT D_ff D Q clk gnd vdd
XD_latch@0 D net@0 clk gnd vdd D_latch
XD_latch@1 net@0 Q net@6 gnd vdd D_latch
Xinv@0 gnd clk net@6 vdd inv
.ENDS D_ff

*** CELL: TS01_implementation:comparator{sch}
.SUBCKT comparator gnd ibias in_n in_p out out_gain out_pd vdd
M_1 net@16 in_p net@0 vdd P L=2U W=45U
M_2 out_pd in_n net@0 vdd P L=2U W=45U
M_3 net@16 net@16 gnd gnd N L=2U W=22.5U
M_4 out_pd net@16 gnd gnd N L=2U W=22.5U
M_5 net@0 ibias vdd vdd P L=2U W=45U
M_6 ibias ibias vdd vdd P L=1U W=2U
M_7 out_gain ibias vdd vdd P L=2U W=45U
M_8 out_gain out_pd gnd gnd N L=2U W=45U
M_9 net@137 out_gain gnd gnd N L=0.5U W=1.75U
M_10 net@137 out_gain vdd vdd P L=0.5U W=5.25U
M_11 net@275 net@137 gnd gnd N L=0.5U W=7U
M_12 net@275 net@137 vdd vdd P L=0.5U W=21.25U
M_13 out net@275 gnd gnd N L=0.5U W=28.25U
M_14 out net@275 vdd vdd P L=0.5U W=86.25U
.ENDS comparator

*** CELL: TS01_implementation:vref{sch}
.SUBCKT vref gnd trim_0 trim_1 trim_2 vdd vref
Mn1 net@139 net@164 net@137 net@137 N L=2U W=150U
Mn2 net@150 net@164 gnd gnd N L=2U W=150U
Mn3 net@142 net@145 net@139 net@139 N L=6U W=150U
30
Mn4 net@164 net@145 net@150 net@150 N L=6U W=150U
Mn5 net@145 net@145 gnd gnd N L=6U W=30U
Mn11 net@133 trim_2 net@114 gnd N L=2U W=150U
Mn12 net@114 trim_1 net@118 gnd N L=2U W=150U
Mn13 net@118 trim_0 gnd gnd N L=2U W=150U
Mp1 net@142 net@142 vdd vdd P L=20U W=100U
Mp2 net@164 net@142 vdd vdd P L=20U W=200U
Mp3 vbe net@142 vdd vdd P L=20U W=100U
Mp4 vref net@142 vdd vdd P L=20U W=200U
Mp5 net@145 net@142 vdd vdd P L=20U W=200U
Mpnp vbe vbe vbe gnd P L=10U W=10U
Rr1 net@137 gnd 50000
Rr2 vref vbe 665000
Rr3_1 net@133 vref 12000k
Rr3_2 net@114 net@133 3000k
Rr3_3 net@118 net@114 1500k
Rr3_4 gnd net@118 750000
.ENDS vref

*** CELL: TS01_implementation:NTC{sch}
* C:\andre\work\TS01\NTC.asc
.SUBCKT NTC T TNTC IN GND N002
.param Rnom = 1022
.param B = 3334
.param Gth = 0.841e-3
*.param C = 10.73e-3
.param C = 10.73e-3
B1 IN 3 V={I(Vsense)*Rnom*exp(B/(V(TNTC,GND)+273) - B/298)}
Vsense 3 0 0 Rser=0
E2 TNTC N003 T 0 1
C1 N002 0 {C}
E1 N003 0 N002 0 1
R1 N002 N001 {1/Gth}
Br1 N001 0 V={(V(IN,GND)*I(Vsense))/Gth}
.ENDS NTC



.global gnd

*** TOP LEVEL CELL: TS01_implementation:Tsense{sch}
XDAC_new@0 net@122 gnd NTC y vdd DAC_new
IDCCurren@0 net@58 gnd DC 100u
IDCCurren@1 net@122 gnd DC 5u
VDCVoltag@1 vdd gnd DC 3.3
XD_ff@0 cmp out clk gnd vdd D_ff

VPulse@0 clk gnd pulse 0 3.3 0 0.02u 0.02u 1m 5m
XNTC@0 T Ttotal NTC gnd nomedio NTC
Xcomparat@0 gnd net@58 NTC vref cmp comparat@0_out_gain comparat@0_out_pd
+vdd comparator
31
Xinv@0 gnd out out_b vdd inv
Xnor2@0 clk out_b y gnd vdd nor2
Xvref@0 gnd gnd gnd gnd vdd vref vref

Vtemp T 0 DC 140
Rmeas Ttotal 0 1e6
Rmeas2 nomedio 0 1e6

.include C:\andre\work\gnd.log

.ic v(nomedio)=0
.ic v(cmp)=0
.ic v(out)=0
.tran 100u 120
.plot vsense,vref,out

* Trailer cards are described in this file:
.END

32














APNDICE 3 CDIGO SPICE PARA SIMULAO UTILIZANDO
O MODELO SPICE DO RTD

33
*** SPICE deck for cell Tsense{sch} from library TS01_implementation
*** Created on Qua Abr 21, 2010 16:33:40
*** Last revised on Sb Mai 08, 2010 12:10:03
*** Written on Sb Mai 08, 2010 12:11:50 by Electric VLSI Design System,
*version 8.10
*** Layout tech: ams, foundry AMS
*** UC SPICE *** , MIN_RESIST 4.0, MIN_CAPAC 0.1FF
.OPTIONS NOMOD NOPAGE
*.options parhier=local
* Model cards are described in this file:
.include C:\andre\work\tecnologia.mod

*** CELL: TS01_implementation:DAC{sch}
.SUBCKT DAC gnd i_out in_b vdd
Mnmos-4@0 net@19 net@19 gnd gnd N L=0.5U W=20U
Mnmos-4@1 net@7 net@19 gnd gnd N L=0.5U W=20U
Mnmos-4@2 i_out in_b gnd gnd N L=0.5U W=500U
Mpmos-4@0 net@7 net@7 vdd vdd P L=0.5U W=20U
Mpmos-4@1 i_out net@7 vdd vdd P L=0.5U W=20U
Rres@0 vdd net@19 1.5k
.ENDS DAC

*** CELL: TS01_implementation:nand2{sch}
.SUBCKT nand2 A B Y gnd vdd
Mnmos-4@0 Y A net@0 gnd N L=0.5U W=25U
Mnmos-4@1 net@0 B gnd gnd N L=0.5U W=25U
Mpmos-4@0 Y A vdd vdd P L=0.5U W=25U
Mpmos-4@1 Y B vdd vdd P L=0.5U W=25U
.ENDS nand2

*** CELL: TS01_implementation:D_latch{sch}
.SUBCKT D_latch D Q clk gnd vdd
Xnand2@0 D clk net@9 gnd vdd nand2
Xnand2@1 clk net@9 net@25 gnd vdd nand2
Xnand2@2 net@9 net@15 Q gnd vdd nand2
Xnand2@3 net@25 Q net@15 gnd vdd nand2
.ENDS D_latch

*** CELL: TS01_implementation:inv{sch}
.SUBCKT inv gnd in out vdd
Mnmos-4@0 out in gnd gnd N L=0.5U W=3U
Mpmos-4@0 out in vdd vdd P L=0.5U W=10U
.ENDS inv

*** CELL: TS01_implementation:D_ff{sch}
.SUBCKT D_ff D Q clk gnd vdd
XD_latch@0 D net@0 clk gnd vdd D_latch
XD_latch@1 net@0 Q net@6 gnd vdd D_latch
Xinv@0 gnd clk net@6 vdd inv
.ENDS D_ff
*** WARNING: no ground connection for N-transistor wells in cell
34
*'TS01_implementation:comparator{sch}'

*** CELL: TS01_implementation:comparator{sch}
.SUBCKT comparator gnd ibias in_n in_p out out_gain out_pd vdd
M_1 net@16 in_p net@0 vdd P L=2U W=45U
M_2 out_pd in_n net@0 vdd P L=2U W=45U
M_3 net@16 net@16 gnd gnd N L=2U W=22.5U
M_4 out_pd net@16 gnd gnd N L=2U W=22.5U
M_5 net@0 ibias vdd vdd P L=2U W=45U
M_6 ibias ibias vdd vdd P L=1U W=2U
M_7 out_gain ibias vdd vdd P L=2U W=45U
M_8 out_gain out_pd gnd gnd N L=2U W=45U
M_9 net@137 out_gain gnd gnd N L=0.5U W=1.75U
M_10 net@137 out_gain vdd vdd P L=0.5U W=5.25U
M_11 net@275 net@137 gnd gnd N L=0.5U W=7U
M_12 net@275 net@137 vdd vdd P L=0.5U W=21.25U
M_13 out net@275 gnd gnd N L=0.5U W=28.25U
M_14 out net@275 vdd vdd P L=0.5U W=86.25U
.ENDS comparator

*** CELL: TS01_implementation:nor2{sch}
.SUBCKT nor2 A B Y gnd vdd
Mnmos-4@0 Y B gnd gnd N L=0.5U W=12.5U
Mnmos-4@1 Y A gnd gnd N L=0.5U W=12.5U
Mpmos-4@0 net@0 B vdd vdd P L=0.5U W=25U
Mpmos-4@1 Y A net@0 vdd P L=0.5U W=25U
.ENDS nor2

*** CELL: TS01_implementation:RTD{sch}
.SUBCKT RTD T Ttotal out gnd N002
.param Rnom = 973.4
.param A = 3.9926e-3
*.param A = 4.9926e-3
.param B = 6.985823e-6
.param k = 2e-4
.param C = 3.5e-4
B1 OUT 3 V={I(Vsense)*Rnom*(1+A*V(Ttotal,GND))+B*PWR(V(Ttotal,GND),2)}
Vsense 3 0 0 Rser=0
C1 N002 0 {C}
E1 N003 0 N002 0 1
R2 N002 N001 {1/k}
Br2 N001 0 V={(V(OUT,GND)*I(Vsense))/k}
E2 Ttotal N003 T 0 1
.ENDS RTD


.global gnd

*** TOP LEVEL CELL: TS01_implementation:Tsense{sch}
XRTD@0 T Ttotal vsense 0 nomedio RTD
*Vtemp T 0 PULSE(31 27 0 0.01 4 2 10)
35
Vtemp T 0 PWL(0 27 10 27 25 31 30 31 55 25 60 25)
*Vtemp T 0 DC 27
Rmeas Ttotal 0 1e6
Rmeas2 nomedio 0 1e6

*Rsense vsense gnd 100k
XDAC@0 gnd vsense y vdd DAC
IDCCurren@0 net@9 gnd DC 100u
VDCVoltag@0 vref gnd DC 1.42
VDCVoltag@1 vdd gnd DC 3.3
XD_ff@0 cmp out clk gnd vdd D_ff
VPulse@0 clk gnd pulse 0 3.3 0 0.1u 0.1u 0.1m 5m
Xcomparat@0 gnd net@9 vsense vref cmp comparat@0_out_gain comparat@0_out_pd
+vdd comparator
Xnor2@0 clk out y gnd vdd nor2

* Trailer cards are described in this file:
.include C:\andre\work\gnd.log

.ic V(nomedio)=0

.tran 100u 60
.plot vsense,vref,out

.END

36
REFERNCIAS BIBLIOGRFICAS

[1] ROSA, V. da C. Projeto e Implementao de um Transdutor Sigma-Delta Trmico Linear.
Salvador, 2009. Dissertao (Mestrado em Engenharia Eltrica) Universidade Federal da
Bahia.
[2] KESKIN, A.U. A simple analog behavioural model for NTC thermistors including selfheating
effect. Sensors and Actuators A: Physical, v. 118, n. 2, Fev. 2005. Disponvel em:
http://www.sciencedirect.com/science?_ob=ArticleURL&_udi=B6THG-4DDR844-
4&_user=10&_coverDate=02%2F28%2F2005&_rdoc=1&_fmt=high&_orig=gateway&_origi
n=gateway&_sort=d&_docanchor=&view=c&_searchStrId=1684694616&_rerunOrigin=goog
le&_acct=C000050221&_version=1&_urlVersion=0&_userid=10&md5=96685b4804f65f005
df640bbd034f582&searchtype=a. Acesso em: 18 mar. 2011.
[3] SANTOS, E.J.P., VASCONCELOS, I.B. RTD-based smart temperature sensor: Process
development and circuit design. In: INTERNATIONAL CONFERENCE ON
MICROELECTRONICS (n.26, 2008, Ni, Srvia). Proceedings. Ni, Srvia, 2008. p. 333.
[4] KUEHL, T. Developing a precise Pt100 RTD simulator for SPICE. Disponvel em:
http://www.analogzone.com/acqt_052807.pdf. Acesso em: 18 mar. 2011.