COMUNICACIN SERIAL NIOS II

INTEGRANTES:
Fabio Alejandro Ordoez
Loren Sildana Collo


DESCRIPCION GENERAL JTAG UART BSICO COMUNICACIN SERIAL

EJEMPLO AGREGAR COMUNICACIN SERIAL:

Se agregar la interfaz paralela de entradas y salidas I/O.
Seleccionar de la biblioteca de componentes Peripherals> Microcontroller Peripherals>
PIO (Parallel I/O) y dar clic en Add y a continuacin configurar dicho componente. El
ancho del puerto ser de 8 bits y en la direccin del puerto elegirla como de entrada,
Input, como se muestra en la figura 11.
Dar clic en Finish para regresar a la ventana del SOPC Builder en la pestaa de System
Components.

El procedimiento para la definicin del puerto paralelo de salida es el mismo que en el
paso 5, solo cambia la direccin, ahora ser de salida, el ancho del puerto ser de 8 bits.
Realizados los puntos 5 y 6, debera aparecer la pantalla de la figura 12, donde ya se
encuentran incluidas las interfaces de entrada y salida.


Definicin del puerto paralelo de entrada


Interfaz de entrada y salida incluida en el sistema

En este sistema se desea tener comunicacin entre una computadora y el sistema NIOS
II.
De la biblioteca de componentes seleccionar Interface Protocols> Serial> JTAG UART y
dar clic en el botn Add. Aparecer el asistente de configuracin, para esta aplicacin se
dejaran intactos los parmetros, clic en el botn Finish para regresar a la ventana
principal.


Asistente de configuracin de la UART


El sistema, ya completo, se muestra en la Figura 14, es importante mencionar que el
SOPC Builder eligi los nombres de los componentes automticamente pero los nombres
no son tan descriptivos para ser asociados o identificados con los elementos del proyecto
pero se pueden cambiar dando clic derecho y seleccionando Rename. Los nombres que
se usarn en el sistema son los siguientes: cpu_0, onchip_memory2_0, Switches, LEDs y
jtag_uart_0.




DESCRIPCION ESPECIFICA COMUNICACIN SERIAL

UART representa receptor asncrono universal y transmisor. Contiene dos lneas serie
para la comunicacin de datos, uno para recibir y uno para transmitir.
De datos en paralelo (normalmente 8 bits) se envan poco a poco a travs de las lneas
serie entre dos sistemas. A UART se emplea comnmente en combinacin con la interfaz
RS-232 EIA para formar el puerto serie de un PC o un sistema embebido.
JTAG ncleo UART de Altera es similar a un puerto serie. En lugar de utilizar un puerto
RS-232 interfaz, los datos se reciben y se transmite a travs del controlador JTAG FPGA
y JTAG puerto. Esto elimina la necesidad de una conexin en serie separada entre una
PC host y la placa de prototipos.
El ncleo se encarga de la interfaz interna JTAG y control. Desde el procesador y el punto
de vista del programa de aplicacin, puede ser tratado como un puerto serie regular y se
utiliza para comunicar el flujo de caracteres en serie entre el PC y la pizarra. El diagrama
conceptual que se muestra en la figura



CONFIGURACIN: Para aumentar el rendimiento y regular la transmisin de datos, una
memoria intermedia FIFO de escritura y una memoria intermedia FIFO de lectura estn
incluidos en el ncleo UART JTAG.

La configuracin especifica principalmente las caractersticas de los dos tampones,
cuando un JTAG UART central se crea una instancia de SOPC Builder, aparece la pgina
de configuracin, como se muestra en figura Hay tres campos para cada bfer:



Pgina de instancias de un ncleo UART JTAG
Profundidad de Buffer: Este campo especifica el nmero de bytes en la memoria
intermedia FIFO.
Umbral de IRQ: Este campo especifica la condicin de interrupcin. La interrupcin
seal de solicitud se afirma cuando el nmero de bytes de datos en la memoria intermedia
FIFO alcanza el umbral especificado.
Construir utilizando registros en vez de bloques de memoria. Turing sobre esta opcin
fuerza el software de sntesis de utilizar los elementos de la lgica para aplicar el tampn.

Registrarse mapa.

La interfaz de usuario-visible para el JTAG UART ncleo se compone de dos registros de
32 bits,
una para los datos y uno para el control, como se muestra en el mapa de registros en la
figura


Registrarse mapa del ncleo UART JTAG.

Registro de datos contiene los siguientes campos:
datos: Este campo contiene el byte para transferir hacia o desde el ncleo JTAG.
Durante la operacin de escritura, que tiene un carcter que se escriben en la escritura
Bfer FIFO. Durante la operacin de lectura, que tiene un carcter ledo de la leer bfer
FIFO.
rv: El bit es 1 si el campo de datos es vlido.
Ravail: Este campo contiene el nmero de caracteres que quedan en la lectura Bfer
FIFO (despus de la lectura actual).
El registro de control contiene los siguientes campos:
re: Este bit debe establecerse en 1 para activar la solicitud de interrupcin de lectura.
nos: Este bit debe establecerse en 1 para activar la solicitud de interrupcin de
escritura.
ri: Este bit indica si la solicitud de interrupcin de lectura se encuentra pendiente.
wi: Este bit indica si la solicitud de interrupcin de escritura est pendiente.
ac: Este bit indica si ha habido actividad JTAG desde el bit era liquidado.
wspace: Este campo contiene el nmero de plazas disponibles en la escritura FIFO
tampn.

NCLEO temporizador interno

El ncleo temporizador interno soporta diversas necesidades de sincronizacin, tales
como la medicin del intervalo entre los eventos y pulsos peridicos de generacin. La
parte clave del ncleo es un contrarrestar esa cuenta atrs de un valor especfico a 0. El
valor se conoce como tiempo de espera perodo y se almacena en el perodo de tiempo
de espera de registros. Cuando el contador llega a 0, una bit especfico se establece, la
solicitud de interrupcin opcional se afirma, y una salida opcional pulso se puede generar
tambin. Despus de llegar a 0, el contador puede hacer una pausa y estancia all (en el
modo de cuenta atrs-una vez) o volver a cargar los valores de la poca registra y
reiniciar el conteo (en el modo continuo). Seales de control opcionales pueden ser
utilizado para detener, iniciar o reiniciar el funcionamiento del contador. El contador es
impulsado por el reloj del sistema y cada recuento corresponde a uno perodo de reloj. El
tiempo transcurrido es por lo tanto igual al nmero de cuentas * perodo de reloj.
configuracin
El ncleo temporizador es verstil y se puede configurar para adaptarse a diferentes
necesidades de temporizacin. Cundo un ncleo temporizador se crea una instancia de

SOPC Builder, aparece la pgina de configuracin de parmetros, como se muestra en la
figura


Pgina de instancias del ncleo temporizador.

Hay varios campos:

Tiempo de espera: Este campo especifica el periodo de tiempo de espera y determina la
valor inicial del registro de tiempo de espera. Se puede especificar en trminos de una
unidad de tiempo (por ejemplo, MS) en lugar del nmero de relojes. En el primero, SOPC
Constructor usar la informacin del reloj del sistema para convertirlo en una unidad de
tiempo para el nmero de relojes.
Temporizador tamao mostrador: Este campo especifica el nmero de bits en el
contador, el cual puede ser de 32 o 64. En un sistema con un reloj de 50 MHz, un
contador de 32 bits puede contar hasta 85,9 segundos (es decir, 232 * 20 ns) y un
contador de 64 bits puede contar hasta ms de 10.000 aos (es decir, 264 * 20 ns)
Las opciones de hardware: Este campo especifica que se deben incluir caractersticas
opcionales y contiene varios subcampos:
Presets: Este subcampo se enumeran varias configuraciones predefinidas, incluyendo
Simple interrupcin peridica, con todas las funciones, Watchdog y Personalizado.
Registros. Este subcampo especifica si ciertas caractersticas deben ser instanciada,
incluyendo si permitiendo que el procesador para actualizar (es decir, escritura) contra

tiempo de espera, para leer la cuenta corriente de la instantnea registros, y para hacer
una pausa y reanudar el conteo.
Las seales de salida. Este campo indica si se debe incluir el tiempo de espera opcional
salida de impulsos o perro guardin de salida restablecimiento del temporizador.
Registrarse mapa
El registro visible para el usuario de un ncleo de contador de tiempo de 32 bits consta de
hasta seis registros de 16 bits,
como se muestra en el mapa de registros en la figura 10.9. El registro de estado contiene
dos campos:
a: El bit a (por "tiempo de espera") se establece en 1 cuando el contador llega a cero.
Lo queda establecido hasta un procesador escribe 0 en este bit para desactivarla.
correr: Este bit se lee como 1 cuando el contador se est ejecutando.
El registro de control contiene cuatro campos:
a: Este bit indica si se habilita la interrupcin.
cont: Este bit especifica si el temporizador opera en el modo continuo o
contar-once.
empezar: Escribir 1 en este bit se inicia el funcionamiento del contador (cuenta atrs).
parar: Escribir 1 en este bit se detiene el contador.
El periodl y registros periodh almacenan los 16 bits ms bajos y los 16 bits superiores de
los
Valor de tiempo de espera de 32-bit. Los registros snapl y snaph se utilizan para tomar
una "instantnea" de la barra actual. Cuando un procesador emite una instruccin de
escritura (escribir se ignora de datos), el valor actual de 32 bits del contador se copia en
los dos Instantnea de registros de 16 bits.
El mapa de registros para un ncleo de contador de tiempo de 64 bits es similar, excepto
que los cuatro registros de 16 bits se utilizan para almacenar el tiempo de espera y para
tomar instantneas.