0 penilaian0% menganggap dokumen ini bermanfaat (0 suara)
382 tayangan5 halaman
O documento apresenta uma lista de exercícios sobre arquitetura de computadores e processamento de sinais digitais. Os exercícios abordam tópicos como conversão entre unidades de tempo e frequência, representação de números em ponto flutuante no padrão IEEE 754, operações aritméticas com números em ponto flutuante, análise do desempenho de algoritmos e arquiteturas, entre outros.
O documento apresenta uma lista de exercícios sobre arquitetura de computadores e processamento de sinais digitais. Os exercícios abordam tópicos como conversão entre unidades de tempo e frequência, representação de números em ponto flutuante no padrão IEEE 754, operações aritméticas com números em ponto flutuante, análise do desempenho de algoritmos e arquiteturas, entre outros.
O documento apresenta uma lista de exercícios sobre arquitetura de computadores e processamento de sinais digitais. Os exercícios abordam tópicos como conversão entre unidades de tempo e frequência, representação de números em ponto flutuante no padrão IEEE 754, operações aritméticas com números em ponto flutuante, análise do desempenho de algoritmos e arquiteturas, entre outros.
1) Determinar o tempo conhecendo-se a freqncia de 150 Mhz:
a) em ms b) em us c) em ns
2) Determinar a freqncia conhecendo-se o tempo de 100ns: a) em Khz b) em Mhz c) em GHz
3) Mostrar se para as somas a seguir haver um vai1 para fora do nmero (use CLA): a) FACA +BABA b) 3AF1 +45EA
4) Como funciona basicamente o algoritmo de um multiplicador Booth ?
5) Construir um circuito de um multiplicador paralelo que multiplique dois nmeros de 3 bits.
6) Ilustrar atravs de um grfico como a distribuio (densidade de nmeros) para nmeros na notao IEEE754 onde adotamos 1 bit para o sinal, 3 para expoente e 2 para mantissa.
7) Qual o valor em notao cientfica decimal para os seguintes nmeros na notao IEEE754 para 32 bits e 64 bits. Dizemos que a notao para 32 bits de preciso simples e a de 64 bits de preciso dupla. A notao de 32 bits possui 1 bit de sinal, 8 para expoente e 23 para mantissa. A notao de 64 bits possui 1 bit de sinal, 11 para expoente e 52 para mantissa.
a) 803ACABA (IEEE 754 1/8/23)
b) 00FAFACA (IEEE 754 1/8/23)
c) 803ACABA00000000 (IEEE 754 1/11/52)
d) 00FAFACA00000000 (IEEE 754 1/11/52)
8) Representar os seguintes nmeros na notao IEEE754 para 32 bits e 64 bits. Mostrar os valores em binrio e hexadecimal.
a) 1.1234 x 10 5
b) 7.2354 x 10 -4
9) Converta os seguintes nmeros para IEEE-754 preciso simples. Apresente as suas respostas em binrio e hexadecimal. a) 14.125 a) 3.14159 b) -58.375 c) -4096 d) -3.25
10) Apresente os equivalentes decimais dos seguintes nmeros IEEE-754 de preciso simples, apresentados em binrio. a) 0 10000001 01100000000000000000000 b) 1 10000001 00010000000000000000000 c) 1 10000000 00000000000000000000000 d) 0 00000001 01011000000000000000000
11) Apresente os equivalentes decimais dos seguintes nmeros IEEE-754 de preciso simples, apresentados em hexadecimal: a. 0x41202000 b. 0x00000000 c. 0x42E80000 d. 0xC1DA0000 e. 0xFFFFFFFF
12) Avalie as operaes abaixo indicando os passos nos algoritmos da soma ou multiplicao
a. 0 10000010 1010...0 +0 10000001 0110...0 b. 0 10000010 1010...0 x 0 10000001 0110...0
13) Considerando os seguintes nmeros hexadecimais no formato IEEE 754, preciso simples, coloc-los em ordem crescente: a) 7F7FF800 b) D57F0000 c) 5F7FF800 d) 7F800000 e) D5FFE000
14) Considere a soma e a multiplicao dos nmeros 1.12 x 10 2 e 2.24 x 10 -1 . Mostrar o erro absoluto e relativo dessas operaes se usarmos as seguintes representaes: IEEE754 onde adotamos 1 bit para o sinal, 4 para expoente e 3 para mantissa. IEEE754 onde adotamos 1 bit para o sinal, 3 para expoente e 4 para mantissa.
15) O que foi o Pentium FDIV bug. (consulte na Internet e veja a lambana da Intel)
Lei de Amdahl
16) Considere que a memria cache seja 5 vezes mais rpida que a memria principal. Se ela ser utilizada 90% do tempo, qual o Speedup total proporcionado pelo uso da Cache?
17) Considere que um processador sofrer o acoplamento de um coprocessador aritmtico. Este coprocessador capaz de tornar as operaes 5 vezes mais rpidas.
a) Qual o Speedup se utilizarmos o coprocessador 50% do tempo? b) Qual deveria ser a utilizao do coprocessador para obtermos uma melhoria total de 2 vezes? c) Considere que iremos utilizar o coprocessador 50% do tempo, quantas vezes esse coprocessador dever tornar as operaes mais rpidas se eu preciso de uma melhoria total mnima de 2.5 vezes?
18) Podemos substituir um processador por outro 5 vezes mais rpido por 5 vezes o seu preo. Sabe-se que o processador ser utilizado em 50% do tempo, o restante dever aguardar operaes de I/O. Se o processador corresponde a 1/3 do preo da mquina, essa alterao vlida? (Obs.: Use uma simples relao custo/ganho)
19) As implementaes em FP (ponto flutuante). Em especial as operaes de raiz quadrada, variam significativamente em performance. Suponha que as FPSQR (razes em FP) so responsveis por 20% do tempo de execuo em uma mquina. Nossa proposta adicionar um hardware (coprocessador) que acelere esta operao por um fator de 10. Existe uma outra proposta que a de melhorar todas as operaes de FP. As operaes de FP so responsveis por 50% do tempo de execuo. Os projetistas acreditam que podem melhorar as instrues de FP por um fator de 2 usando os mesmos recursos que usariam para as FPSQR). Qual a melhor alternativa?
20) Suponha que tenhamos melhorado uma parcela do tempo de execuo de uma mquina por um fator de 10. Esse modo melhorado usado 50% do tempo medido como porcentagem quando o melhoramento est implementado.
a) Qual o Speedup obtido com o melhoramento? b) Qual a porcentagem de tempo de execuo inicial foi convertida para esse modo rpido?
Equao da CPU
21) Um programa roda em 10s em uma mquina A que possui um clock de 400MHz. Queremos um speedup de 1.5 ao executar esse mesmo programa em uma mquina B. A mquina B poder sofrer um overclock substancial sem nenhuma seqela adicional, entretanto exigir 1,2 vezes mais ciclos de clock para executar as instrues do que a mquina A. Qual a frequencia de clock necessria para a mquina B?
22) Considere um programa com 1000 somas. Suponha que eu gaste 1 ciclo de mquina para cada soma. Se a mquina opera a 100 MHz, quanto tempo o programa demora?
23) Considere uma mquina e 2 programas diferentes que sero executados. O primeiro possui 2000 instrues e o segundo possui 3000 instrues. Qual o tempo de execuo de cada um considerando um CPI de 5 e a freqncia da mquina de 100 MHz. Qual o speedup?
24) Em uma mquina operando a 100MHz, irei executar um programa que possui 2 tipos de instrues, instrues aritmticas e instrues de desvio.O programa possui 10000 instrues, onde 60% so as instrues aritmticas o restante corresponde s instrues de desvio. O CPI para as instrues aritmticas 4 e para as outras instrues 5. Qual o CPI mdio da mquina Considere um novo hardware onde o CPI para as instrues aritmticas passe a ser 3. Qual o speedup sobre a mquina original?
25) Considere uma mquina funcionando a 100 MHz e o Benchmark B1. Considere ainda a tabela com os CPIs de cada tipo de instruo. a) Qual o CPI mdio da mquina ? b) Suponha um overclock de 12%. Qual o speedup sobre a mquina original ? c) Suponha uma alterao no Hardware e no acesso memria. Essa alterao reduz em dois ciclos as instrues da ALU ao custo de aumentar em 1 ciclo os acessos memria. Qual o speedup sobre a mquina original? d) Considere um novo compilador que reduza em 50% as instrues da ALU. Qual o speedup sobre a mquina original? e) Qual a melhor alterao sobre a mq. original: b, c ou d ? f) Qual o speedup sobre a mq. original se aplicarmos todas as alteraes.
Instrues da ALU Instrues de desvio Instrues de acesso memria Outras B1 B2 B2 B3 40% 30% 20% 10% Tipo de instrues Benchmarks
Instrues da ALU Instrues de desvio Instrues de acesso memria Outras CPI 4 3 5 6 Tipo de instrues