Anda di halaman 1dari 10

Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser

Irwan Kurniawan, ST
Politeknik Jambi

MULTIPLEKSER DAN DEMULTIPLEKSER

1. Multiplekser

Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang menerima
beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan satu data input
masuk ke output, yang diatur oleh input selektor. Oleh karena itu, MUX memiliki fungsi
sebagai pengontrol digital. MUX memiliki kanal input lebih besar dari 1 (minimal 2 atau
kelipatan 2), dan hanya memiliki 1 kanal output. Jumlah selektor dilihat dari banyaknya
kanal input (n).

Diagram multiplekser secara umum ditunjukkan oleh gambar di bawah ini.


MUX 2 Kanal 1 Bit

MUX 2 kanal 1 bit menunjukkan MUX dengan 2 kanal input (A dan B ) dan 1 selektor (S)
dan 1 bit Output Y.

Blok Diagram MUX 2 Kanal 1 Bit





Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi



Tabel Kebenaran

Selektor Output
S Y
0 A
1 B

Rangkaiannya:

A
B
Y
S


MUX 4 Kanal 1 Bit

MUX 4 kanal 1 bit menunjukkan MUX dengan 4 kanal input (A, B, C, dan D ) dan 2
selektor (S0 dan S1) dan 1 bit Output Y.




Persamaan Output (Y)




S0 dan S1 digunakan untuk memilih (seleksi) input
Output Y
Perhatikan tabel kebenaran berikut:
Selektor Output
S1 S0 Y
0 0 A
0 1 B
1 0 C
1 1 D

Pe
Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST



0 dan S1 digunakan untuk memilih (seleksi) input (A, B, C, D) yang akan dikeluarkan ke
Perhatikan tabel kebenaran berikut:
Persamaan Output (Y)
Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi

yang akan dikeluarkan ke

Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi


Penggunaan Multiplekser
Multiplekser dapat digunakan pada :
Seleksi data
Data routing (perjalanan data)
Multiplekser biasanya menentukan perjalanan data dari satu sumber data diantara
beberapa sumber ke satu tujuan.
Operation sequencing (pengurutan operasi)
Konversi parallel ke seri
Kebanyakan system digital memproses data biner secara parallel (seluruh bit
secara serentak), karena teknik ini lebih cepat. Tetapi apabila data ini harus
disalurkan ke tempat-tempat yang relative jauh, susunan parallel ini menjadi tidak
efektif, karena memerlukan banyak saluran transmisi.Oleh karena itu, data biner
berbentuk parallel sering diubah menjadi bentuk seri sebelum disalurkan ke tujuan
yang jauh.
Menghasilkan bentuk gelombang
Menghasilkan fungsi logika

Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi

2. DEMULTIPLEKSER

Demultiplekser (De-Mux) atau disebut juga distributor data. De-Mux memiliki satu
kanal input yang didistribusikan ke beberapa kanal output. Selektor input menentukan ke
output mana input data akan didistribusikan. Jumlah selektor dilihat dari banyaknya kanal
output.

Diagram umum dari demultiplekser ditunjukkan oleh gambar dibawah ini

Demultiplekser
X
Input
Output
Selektor
Y
0
Y
1
Y
2
Y
n-1


DE-MUX 2 Kanal 1 bit

De-Mux jenis ini memiliki satu buah kanal input satu bit dan dua buah kanal output satu bit.


Persamaan Output :







DE-MUX 4 Kanal 1 bit

De-Mux ini memiliki 1 kanal input 1 bit

A
Input
Persamaan Output:







Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Selektor Output
S Y
0
Y
1
0 A 0
1 0 A


Mux ini memiliki 1 kanal input 1 bit , 2 kanal selector dan 4 kanal output
Demultiplekser
Output
S0
Y
0
Y
1
Y
2
Y
3
S1

Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi



Rangkaiannya:

S1 dan S0 digunakan untuk memilih Output (Y0,Y1,Y2,Y3) mana yang akan dilewatkan
oleh input A.

Selektor
S
1
0
0
1
1


Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST

S1 dan S0 digunakan untuk memilih Output (Y0,Y1,Y2,Y3) mana yang akan dilewatkan
Selektor Output
S
0
Y
0
Y
1
Y
2
Y
3
0 A 0 0 0
1 0 A 0 0
0 0 0 A 0
1 0 0 0 A
Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi
S1 dan S0 digunakan untuk memilih Output (Y0,Y1,Y2,Y3) mana yang akan dilewatkan
Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi

Contoh Soal
1. Realisasikan persamaan logika dibawah ini dengan: MUX 2 kanal 1 bit dan MUX 4 kanal 1
bit.


a. 2 1
Tabel kebenaran

A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Jika C sebagai selector maka tabel kebenaran akan menjadi:

Selektor Input Output
C A B Y
0
0 0 0
0 1 1
1 0 0
1 1 0

1
0 0 1
0 1 1
1 0 0
1 1 1

Realisasi MUX 2 kanal 1 bit :







Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi


b. 4 1
Tabel kebenaran

A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Jika A(S0) dan B(S1) sebagai selector maka tabel kebenaran akan menjadi:

Selektor Input Output
A(S0) B(S1) C Y
0 0 0 0
0 0 1 1

0 1 0 1
0 1 1 1

1 0 0 0
1 0 1 0

1 1 0 0
1 1 1 1
Realisasi :




Diktat Elektronika Digital Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser Multiplekser dan Demultiplekser
Irwan Kurniawan, ST
Politeknik Jambi


Contoh 2
Sebuah DE-MUX 4 kanal di realisasikan pada rangkaian berikut tentukan persamaan output
(F) dari rangkaian tersebut.



Penyelesaian:

Tabel Kebenaran

A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0

Dari tabel kebenaran diatas dapat dibuatkan persamaan logika berikut: