TRANSISTORES DE

EFECTO DE
CAMPO (FET)

CIRCUITOS
ELECTRNICOS I

PROFESOR: CUZCANO RIVAS ABILIO

INTEGRANTES:

-PEA LANDEO VICTOR DANIEL 1113220333
-RUIZ RODRIGUEZ OMAR ARTEMIO 1113220574
-YSLACHE GALVAN MIGUEL ANGEL 1113220101







Introduccin
Anteriormente hemos estudiado el transistor BJT en el presente informe estudiaremos el segundo
ms importante, el FET (transistor de efecto de campo). Los FET son dispositivos unipolares
porque, a diferencia de los BJT que utilizan tanto corriente de electrones como corriente de
huecos, funcionan slo con un tipo de portador de carga. Los dos tipos principales de FET son el
transistor de efecto de campo de unin (JFET) y el transistor de efecto decampo semiconductor de
xido metlico (MOSFET).
El trmino efecto de campo se relaciona con la regin de empobrecimiento formada en el canal de
un FET a consecuencia de un voltaje aplicado en una de sus terminales (compuerta).
Recuerde que un BJT es un dispositivo controlado por corriente; es decir, la corriente en la base
controla la cantidad de corriente en el colector. Un FET es diferente: es un dispositivo controlado
por voltaje, donde el voltaje entre dos de las terminales (compuerta y fuente) controla la corriente
que circula a travs del dispositivo. Una ventaja importante de los FET es su muy alta resistencia
de entrada. Debido a sus caractersticas no lineales, en general no se utilizan mucho en
amplificadores como los BJT excepto donde se requieren impedancias de entrada muy altas. Sin
embargo, los FET son el dispositivo preferido en aplicaciones de conmutacin de bajo voltaje
porque en general son ms rpidos que los BJT cuando se prenden y apagan. El IGBT en general se
utiliza en aplicaciones de conmutacin de alto voltaje.












EL JFET

El JFET (transistor de efecto de campo de unin) es un tipo de FET que opera con una unin pn
polarizada en inversa para controlar corriente en un canal. Segn su estructura, los JFET caen
dentro de cualquiera de dos categoras, de canal n o de canal p.
















Ilustraremos la operacin del JFET, la figura nos muestra los voltajes de polarizacin de cd
aplicados a un dispositivo de canal n. VDD genera un voltaje entre el drenaje y la fuente y
suministra corriente del drenaje a la fuente. VGG establece el voltaje de polarizacin en inversa
entre la compuerta y la fuente, como se muestra.
El JFET siempre opera con la unin pn de compuerta-fuente polarizada en inversa. La polarizacin
en inversa de la unin de compuerta-fuente con voltaje negativo en la compuerta produce una
regin de empobrecimiento a lo largo de la unin pn, la cual se extiende hacia el canal n, y por lo
tanto, incrementa su resistencia al restringir el ancho del canal. El ancho del canal y,
consecuentemente, su resistencia pueden controlarse variando el voltaje en la compuerta,
controlando de esa manera la cantidad de corriente en el drenaje, ID. La siguiente figura nos
ilustra este concepto. Las reas blancas representan la regin de empobrecimiento creada por la
polarizacin en inversa, ms ancha hacia el drenaje del canal porque el voltaje de polarizacin en
inversa entre la compuerta y el drenaje es ms grande que la que hay entre la compuerta y la
fuente.


Fig.1
Estructura de los dos tipos de JFET
Fig. 4
Con VGG grande el canal se estrecha (entre las reas blancas) lo cual incrementa la resistencia del
canal y reduce la ID.














































Fig. 2
JFET de canal n polarizado
Fig. 3
JFET polarizado para conduccin
















CARACTERSTICAS Y PARMETROS DEL JFET:
Consideraremos que el voltaje entre la compuerta y la fuente es cero (VGS _ 0 V). Esto se produce
poniendo en cortocircuito la compuerta con la fuente cuando ambas se conectan a tierra. A
medida que VDD (y por lo tanto VDS) se incrementa a partir de 0 V,
ID lo har proporcionalmente, como muestra en la grfica entre los puntos A y B.
En esta rea, la resistencia del canal es esencialmente constante porque la regin de
empobrecimiento no es suficientemente grande como para que tenga un efecto significativo. sta
se llama regin hmica porque VDS e ID estn relacionados por la ley de Ohm En el punto B de la
figura, la curva se nivela y entra a la regin activa donde ID se torna esencialmente constante. A
medida que VDS se incrementa desde el punto B hasta el punto C, el voltaje de polarizacin en
inversa de la compuerta al drenaje (VGD) produce una regin de empobrecimiento
suficientemente grande para compensar el incremento de VDS, por lo que ID se mantiene
relativamente constante.










Fig. 5
Con VGG pequeo el canal se ensancha (entre las reas blancas) lo cual reduce la resistencia del canal e
incrementa la ID.






RESISTENCIA Y CAPACITANCIA DE ENTRADA

Como se sabe, un JFET opera con su unin compuerta-fuente polarizada en inversa, lo que hace
que la resistencia de entrada en la compuerta sea muy alta. La alta resistencia de entrada es una
ventaja del JFET sobre el BJT (recuerde que un transistor de unin bipolar opera con la unin base-
emisor polarizada en directa). Las hojas de datos de JFET con frecuencia especifican la resistencia
de entrada dando un valor para la corriente en inversa de la compuerta, IGSS, a un cierto voltaje
entre compuerta y fuente. La resistencia de entrada se puede determinar entonces utilizando la
siguiente ecuacin, donde las lneas verticales indican un valor absoluto (sin signo):






La capacitancia de entrada, Ciss es el resultado de un JFET que opera con una unin polarizada en
inversa. Recuerde que una unin pn polarizada en inversa acta como capacitor cuya capacitancia
depende de la cantidad de voltaje en inversa.

AUTOPOLARIZACIN

La autopolarizacin es el tipo de polarizacin de JFET ms comn. Recuerde que un JFET debe ser
operado de tal forma que la unin compuerta-fuente siempre est polarizada en inversa. Esta
condicin requiere un VGS negativo para un JFET de canal n y un VGS positivo para un JFET de
canal p. Esto se puede lograr con la configuracin de autopolarizacin mostrada en la figura.
El resistor, RG, en serie con la compuerta, no afecta la polarizacin porque en esencia no hay cada
de voltaje a travs de l, y por consiguiente, la compuerta permanece a 0 V. RG se requiere slo
para hacer que la compuerta est a 0 V y aislar una seal de ca de la tierra en aplicacin de
amplificador, como ms adelante se ver.






Fig. 6
JFET autopolarizados
(IS = ID en todos los FET).
VGS: voltaje de compuerta a fuente.
VDS: voltaje entre drenaje y fuente.



PUNTO Q DE UN JFET AUTOPOLARIZADO

El mtodo bsico para establecer el punto de polarizacin de un JFET es determinar ID para un
valor deseado de VGS o viceversa; luego se calcula el valor requerido de RS con las siguientes
relaciones.
Las lneas verticales indican un valor absoluto.







Para un valor deseado de VGS, ID se determina en una de dos maneras: con la curva de
transferencia para el JFET particular o, de forma ms prctica, con la ecuacin 8-1 utilizando IDSS y
VGS (corte) de la hoja de datos del JFET. Los dos ejemplos siguientes ilustran estos
procedimientos.


POLARIZACIN CON DIVISOR DE VOLTAJE

La figura muestra un JFET de canal n con polarizacin mediante divisor de voltaje. ste, en la
fuente del JFET, debe ser ms positivo que el voltaje en la compuerta para mantener la unin
compuerta-fuente polarizada en inversa.

El voltaje de fuente es

Los resistores R1 y R2 establecen el voltaje en la compuerta,
como lo expresa la siguiente ecuacin de acuerdo con la
frmula del divisor de voltaje:



El voltaje de compuerta a fuente es


y el voltaje de fuente es






POLARIZACIN MEDIANTE FUENTE DE
CORRIENTE

La polarizacin mediante fuente de corriente es un mtodo
para incrementar la estabilidad del punto Q de un JFET
autopolarizado al hacer que la corriente en el drenaje sea
esencialmente independiente de VGS. Esto se logra con una
fuente de corriente constante en serie con la fuente del JFET,
como muestra la figura. En este circuito, un BJT acta como la
fuente de corriente constante porque la corriente en su emisor
es esencialmente constante si VEE >> VBE .Tambin se puede
utilizar un FET como fuente de corriente constante.













Fig. 7
Un JFET de canal n con
polarizacin mediante divisor
de voltaje (IS =ID)










TIPOS DE TRANSISTORES DE EFECTO DE CAMPO

El canal de un FET es dopado para producir tanto un semiconductor tipo N o uno tipo P.
El drenador y la fuente deben estar dopados de manera contraria al canal en el caso de
FETs de modo mejorado, o dopados de manera similar al canal en el caso de FETs en
modo agotamiento. Los transistores de efecto de campo tambin son distinguidos por el
mtodo de aislamiento entre el canal y la puerta.
Podemos clasificar los transistores de efecto campo segn el mtodo de aislamiento entre
el canal y la puerta:
- El MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) usa un aislante
(normalmente SiO
2
).
- El JFET (Junction Field-Effect Transistor) usa una unin p-n
- El MESFET (Metal-Semiconductor Field Effect Transistor) substituye la unin PN del
JFET con una barrera Schottky.
- En el HEMT (High Electron Mobility Transistor), tambin denominado HFET
(heterostructure FET), la banda de material dopada con "huecos" forma el aislante
entre la puerta y el cuerpo del transistor.
- Los MODFET (Modulation-Doped Field Effect Transistor)
- Los IGBT (Insulated-gate bipolar transistor) es un dispositivo para control de potencia.
Son comnmente usados cuando el rango de voltaje drenaje-fuente est entre los 200
a 3000V. Aun as los Power MOSFET todava son los dispositivos ms utilizados en el
rango de tensiones drenaje-fuente de 1 a 200V.
- Los FREDFET es un FET especializado diseado para otorgar una recuperacin ultra
rpida del transistor.por eso tenemos lareferencia
- Los DNAFET es un tipo especializado de FET que acta como biosensor, usando una
puerta fabricada de molculas de ADN de una cadena para detectar cadenas de ADN
iguales
. La caracterstica de los TFT que los distingue, es que hacen uso del silicio amorfo o
del silicio policristalino.








POLARIZACIN DE UN E-MOSFET

Debido a que los E-MOSFET deben tener un VGS mayor que el valor de umbral, VGS(umbral), no se
puede utilizar la polarizacin en cero. La figura 8-46 muestra dos formas de polarizar un
E-MOSFET (Los D-MOSFET tambin pueden ser polarizados por medio de estos mtodos). Se
utiliza un dispositivo de canal n para propsitos de ilustracin. En la configuracin de polarizacin
mediante divisor de voltaje o polarizacin mediante realimentacin del drenaje, el propsito es
hacer el voltaje en la compuerta ms positivo que el de la fuente en una cantidad que exceda
VGS(umbral). Las ecuaciones para el anlisis de la polarizacin mediante divisor de voltaje en la
figura 8-46(a) son las siguientes:









En el circuito de polarizacin mediante realimentacin del drenaje en la figura, hay corriente
despreciable en la compuerta y, por consiguiente, ninguna cada de voltaje a travs de
RG. Esto hace VGS = VDS.


















Configuraciones de polarizacin de
un E-MOSFET
comn.









MODOS DE OPERACIN DEL MOSFET
El funcionamiento de un transistor MOSFET se puede dividir en tres diferentes regiones de
operacin, dependiendo de las tensiones en sus terminales. En la presente discusin se utiliza
un modelo algebraico que es vlido para las tecnologas bsicas antiguas, y se incluye aqu
con fines didcticos. En los MOSFET modernos se requieren modelos computacionales que
exhiben un comportamiento mucho ms complejo.
Para un transistor NMOS de enriquecimiento se tienen las siguientes regiones:

Corte
Cuando V
GS
< V
th

Donde V
th
es la tensin de umbral del transistor
De acuerdo con el modelo bsico del transistor, en esta regin el dispositivo se encuentra
apagado. No hay conduccin entre el surtidor y el drenador, de modo que el MOSFET se
comporta como un interruptor abierto.
Un modelo ms exacto considera el efecto de la energa trmica descrita por la
distribucin de Boltzmann para las energas de los electrones, en donde se permite que los
electrones con alta energa presentes en el surtidor ingresen al canal y fluyan hacia el
drenador. Esto ocasiona una corriente subumbral, que es una funcin exponencial de la
tensin entre compuerta-surtidor. La corriente subumbral sigue aproximadamente la
siguiente ecuacin:

donde I
D0
es la corriente que existe cuando V
GS
= V
th
,
V
T
= kT/q es el voltaje trmico,
n = 1 + C
D
/C
OX

donde C
D
es la capacidad de la regin de agotamiento, y
C
OX
es la capacidad de la capa de xido.











Regin lineal u hmica

Cuando V
GS
> V
th
y V
DS
< ( V
GS
V
th
)
Al polarizarse la puerta con una tensin mayor que la tensin de umbral, se crea una
regin de agotamiento en la regin que separa el surtidor y el drenador. Si esta tensin
crece lo suficiente, aparecern portadores minoritarios (huecos en PMOS, electrones en
NMOS) en la regin de agotamiento, que darn lugar a un canal de conduccin. El
transistor pasa entonces a estado de conduccin, de modo que una diferencia de
potencial entre drenador y surtidor dar lugar a una corriente. El transistor se comporta
como una resistencia controlada por la tensin de compuerta.
La corriente que entra por el drenador y sale por el surtidor es modelada por medio de la
ecuacin:

donde es la movilidad efectiva de los portadores de carga,
es la capacidad del xido por unidad de rea,
es el ancho de la compuerta,
L es la longitud de la compuerta.


Saturacin o activa
Cuando V
GS
> V
th
y V
DS
> ( V
GS
V
th
)
Cuando la tensin entre drenador y surtidor supera cierto lmite, el canal de conduccin
bajo la puerta sufre un estrangulamiento en las cercanas del drenador y desaparece. La
corriente que entra por el drenador y sale por el surtidor no se interrumpe, ya que es
debida al campo elctrico entre ambos, pero se hace independiente de la diferencia de
potencial entre ambos terminales.
En esta regin la corriente de drenador se modela con la siguiente ecuacin:











APLICACIONES:

Los FET tiene diferentes aplicaciones en la actualidad las ms comunes son:

Amplificadores
Osciladores
Resistor controlado por voltaje
Circuitos de conmutacin de potencia (HEXFET, FREDFET, etc).
Mezcladores de frecuencia, con MOSFET de doble puerta.


BIBLIOGRAFIA Y WEB:

- Dispositivos Electrnicos Thomas Floyd 8 Edicin.
- Electrnica teora de circuitos y dispositivos electrnicos-Robert R.
Boylestand 10 Edicion.
- http://es.wikiversity.org/wiki/Transistor_JFET
- http://www.electronicafacil.net/tutoriales/El-transistor-de-Efecto-de-
Campo.php.






















RESOLUCION EJERCICIOS DE LABORATORIO

1) Determine ID y VGS para el JFET con polarizacin mediante divisor de voltaje de la figura dado
que para este JFET particular los valores de parmetro son tales que VD = 7 V.




















Solucin:

12 10.2 1.8
I 545.45
3.3 3.3
DD D
D
D
V V V V V
mA
R K K

= = = =


Calcule el voltaje de compuerta a fuente de la siguiente manera:

2
1 2
(545.45mA)(2.2K) 1.19999V
1
V ( ) V ( )12V 1.54V
7.8
V 1.54 1.9999 0.34
S D S
G DD
GS G S
V I R
R M
R R M
V V V V V
= = =
= = =
+
= = =










Hallaremos ahora el error relativo respecto a los resultados hallados en la simulacin:

545.45 542
*100% *100% *100% 0.632%
545.45
1.19999 1.19
*100% *100% *100% 0.836%
1.19999
*100% *100%
r ID m ID A ID
r ID
r ID r ID
A VS r VS m VS
r VS
r VS r VS
A VG r VG m VG
r VG
r VG r VG
V V E mA mA
E
V V mA
E V V V V
E
V V V
E V V
E
V V

= = = =

= = = =

= = =
1.54 1.52
*100% 1.298%
1.54
POR LO TANTO:
1.52 1.19 0.33
0.34 0.33
*100% *100% *100% 2.94%
0.34
GS G S
A VGS r VGS m VGS
r VGS
r VGS r VGS
V V
V
V V V
E V V V V
E
V V V

=
= = =

= = = =




2) Cul es el voltaje de salida total para el amplificador sin carga de la figura? IDSS es de
4.3 mA; VGS (corte) es de -2.7 V.

















Solucin:


=1.91mA


Con este valor calculamos VD

12 (1.91mA)(3.3K) 5.7
D DD D D
V V I R V V = = =

A continuacin calculamos gm :


( )
( )
(1.91mA)(470) 0.9V
2 2(4.3 )
g 3.18
2.7
0.9
1 3.18 1 2.12
2.7
GS D S
DSS
mo
GS corte
GS
m mo
GS corte
V I R
I mA
mS
V
V
V V
g g mS mS
V V
= = =
= = =
| |

| |
| = = =
|
|

\ .
\ .



Por ultimo determinamos el voltaje de corriente alterna:

(2.12mS)(3.3k)(100mV) 700mV
sat V ent m D ent
V A V g R V = = = =