Anda di halaman 1dari 29

UCSP - Facultad de Ingeniera Ing.

Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
1
CUARTA UNIDAD: Lazos enganchado en fase: PLL y Sintetizadores
3
Gua de Prcticas

Diseo de Sintetizadores con PLLs
Grupo: Tele8-1
Alumno(s):
Nota:
Wilder Castro Apaza
Ivar Humpire Blanco

I. Objetivos

En esta prctica se pretende afianzar los conceptos dados sobre el funcionamiento de los VCOS, se analizaran las
caractersticas de distorsin lineales y no lineales dadas en el proceso de generacin de oscilaciones, para esto se
planteara:

Conocer el funcionamiento del VCO midiendo los cambios de potencia de salida y frecuencia segn la
variacin de la tensin de entrada del VCO del Circuito Integrado 4046.
Comprender el diseo de un sintetizador basndose en las especificaciones del PLL.
Desarrollar de un sintetizador de frecuencia el cual tendr un divisor programable desde 1 a 16, la seal
de referencia ser de 10KHz y la seal de salida variara desde 10 a 160 KHz con pasos de 10 KHz.

II. Contenido terico

Un oscilador controlado por tensin es un dispositivo electrnico que usa amplificacin, realimentacin y
circuitos resonantes para obtener a su salida una seal elctrica de frecuencia proporcional a la tensin de entrada
Vin, tpicamente la seal elctrica es una seal sinusoidal.

Por tanto el VCO resulta en ser un dispositivo que controla la frecuencia de oscilacin de salida (fmin, fmax)
dentro de un rango determinado cambiando el ajuste de la tensin de entrada Vin y la tensin de Polarizacin
Vcc.


Figura1.- Circuito tpico VCO con Varactor.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
2
Los sintetizadores de frecuencia comunes utilizan un circuito conocido como PLL (Phase Locked Loop), y cuya
traduccin podra ser Lazo de Fase Cerrada. El esquema de bloques de un PLL bsico se puede ver en la figura1.
Un VCO (Oscilador Controlado por Tensin) genera una seal en la frecuencia de salida. Esta seal se dirige
hacia un divisor programable, cuya salida se compara con una frecuencia de referencia en un circuito
comparador de fase que producir una tensin continua que finalmente controlar la frecuencia del VCO.


Figura2.- Partes de PLL.

Un ejemplo numrico explicar mejor la cuestin. Supongamos que el VCO genera una seal de 144 MHz y que
el divisor programable tiene un factor de divisin de 144. En su salida tendremos una seal con una frecuencia
de 1 MHz. Si la frecuencia de referencia es de 1 MHz, el comparador de fase genera una tensin de, por ejemplo,
5 voltios. Si el VCO sufre un desplazamiento de frecuencia, digamos hacia arriba, la frecuencia de la seal de
salida del divisor programable aumentar y la tensin generada por el comparador de fase ya no ser de 5 voltios
sino que ser menor, corrigiendo de esta manera la deriva de frecuencia del VCO.

Los lazos enganchados en fase o PLL constituyen un subsistema de uso cada vez ms frecuente en los sistemas
de telecomunicaciones. Se trata de un circuito de realimentacin de control con el que se intenta conseguir que la
fase de un oscilador variable sea una rplica de la fase de la seal de entrada.

El esquema de bloques de la figura 2, corresponde al tipo bsico de sintetizador. Hay otros tipos de sintetizador
que pueden incluir prescaler, mezcladores, etc, para conseguir superar los lmites de frecuencia de
funcionamiento que pueden tener los divisores programables.


Figura3.- Estructura de un Sintetizador.

III. Cuestionario previo

a. Describa el funcionamiento del VCO (Libro Electrnica de Comunicaciones, Manuel Sierra Prez,
Cap. 2)?
Bsicamente es un circuito oscilador controlado por voltaje, en que la frecuencia de oscilacin est
controlada por el voltaje aplicado en forma externa.
Se pueden distinguir varios tipos:
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
3
Multivibrador: Empleado para frecuencias de unos pocos MHz, puede variarse por una tensin
continua que controla la corriente de carga de un condensador. Poseen estabilidad mala pero
ofrecen mrgenes de variacin de frecuencia muy grandes.
Osciladores con Varactor: Incluyen un varicap, tal que al modificar su capacitancia con la tensin
continua aplicada al varactor se modifica la frecuencia de oscilacin. Su margen de operacin va
desde los KHz hasta algunos GHz.
Osciladores de cavidad YIG: Son osciladores de microondas que utilizan una cavidad
ferromagntica. Se polarizan con una bobina por la cual circula la corriente de control de la
frecuencia, su margen de frecuencias de 500 MHz a 20 GHz.

b. Describa cada una de las partes que constituyen un sintetizador?


Oscilador de referencia: Es un dispositivo electrnico que genera una tensin oscilante a frecuencias
tpicas de radiofrecuencia.

Comparador de fase: La seal de la entrada se compara como la referencia y la salida es un dgito que
toma uno de los dos estados 0 1. Es decir que el comparador se comporta como un convertidor
analgico/digital de 1 bit

Divisor programable: es un dispositivo que divide las frecuencias

Seleccin de frecuencia: selecciona la frecuencia

VCO: es un oscilador controlado por tencin, este varia con una frecuencia llamada frecuencia libre de
oscilacin y ante variaciones de la entrada, sube o baja la frecuencia de su salida de forma
proporcional.

c. Describa el funcionamiento del contador 74HC93?


UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
4

Como vemos en la figura cada vez que pase por el flip flop la frecuencia comenzara a dividirse a medida de que
la seal pase por cada flip flop

d. Describa el diagrama de bloques del IC 4046?

Figura 4. Diagrama de bloques.

Consta fundamentalmente de tres bloques:
Comparador de fase.
Filtro paso bajo.
Oscilador controlado por voltaje (VCO).

Comparadores de Fase: Estn gobernados por una configuracin amplificadora de entrada comn a los dos
comparadores, compuesta de una etapa de polarizacin y 4 etapas amplificadoras inversoras. La entrada de
seal al comparador de fase (terminal 14) puede ser acoplada directamente con tal que los valores de la seal
estn dentro de los niveles lgicos (cero lgico = 30% de V
DD
- V
SS,
uno lgico = 70% de V
DD
- V
SS
).
Comparadores de Fase II: Consiste en un circuito con 4 flip-flops controlados por puertas y salida en tri-
state compuesta por un FET n y otro p. Este tipo de comparador de fase acta nicamente en flancos
positivos de las seales. El ciclo de trabajo, no tiene importancia, puesto que el sistema PLL se controla
por transiciones positivas. Si la frecuencia de la seal de entrada es mayor que la proveniente del VCO, el
transistor p conduce y en caso contrario es el transistor n el que conduce.
VCO: Cuando la entrada de inhibicin est en "low" (pata 5 a masa) P3 pasa a plena conduccin,
conectando efectivamente las fuentes de P 1 y P 2 a V
DD
. Los transistores P1 y P2 tambin conducirn por
tener la puerta a cero voltios, al estar unida a masa a travs de R2. La corriente que pasa por P1 depende de
la impedancia que presente R2//(R1+ la impedancia de N1) y de la tensin de alimentacin V
dd
. La
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
5
corriente que pasar por P2 es la corriente imagen o espejo de la que pasa por P1, por tanto, es igual a la
que pasa por P1. La corriente que pasa por P2 es la que cargar el condensador C1 alternativamente a
travs de (P5 y N2) o de (P4 y N3). Cuando el condensador se carga a la tensin de la fuente se produce la
conmutacin a travs de la serie de puertas, que cambiarn las polarizaciones de los transistores P5, N3 y
P4, N2. Recordemos que cuando conectamos la entrada (pata 14) a masa se descarga el condensador de
filtro y en la pata 9 tenemos un cero. Con la pata 9 a cero el transistor N1 no conduce, pues el tipo n
conduce con tensin positiva en la puerta, por tanto la impedancia que presenta la Rama N1- R1 es infinita.
La corriente que pasar por P1 ser mnima y depender nicamente de R2. La corriente espejo por P2, que
carga el condensador tambin ser mnima y por tanto el tiempo de carga ser mximo y la frecuencia de
oscilacin mnima:
fo= 2K/C1.R2
Vemos pues que la frecuencia mnima slo depende de C1 y R2 aunque tambin de la tensin de
alimentacin, porque K depende de dicha tensin. La frecuencia de oscilacin mxima depender
bsicamente de R1. Si disminuimos R1 aumentar la corriente por P1 y por tanto P2 y el condensador C1 se
cargar en menos tiempo (mxima frecuencia).

IV. Equipos y materiales

Equipos y dispositivos:
1 Osciloscopio, 1 Generador de Seales, 1 fuente, 1 PLL 4046, 1 Contador 74HC93, Cables de conexin
protoboard, resistencias y condensadores.

V. Actividades
1. Estructura del CI 4046

Figura5.- Diagrama interno del CI4046.
La figura 4 muestra la estructura del CI 4046, en este figura se muestra el esquema interno del circuito integrado
4046 se puede ver en su interior que el circuito posee dos comparadores de fase, un VCO, un amplificador-
seguidor de la tensin de control del VCO y un circuito estabilizador.
El VCO se armara como se muestra en la figura 5. Adems para que oscile el VCO debe de estar habilitado, lo
cual se hace conectando la entrada INH(5) a tierra.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
6


Figura6.- conexionado del VCO.

1.1 Anlisis del VCO. Actividad 1

Para ello mediremos los parmetros del VCO con diferentes tensiones de control rellene el siguiente cuadro
con las medidas obtenidas.

Tensin de control Frecuencia media
1V 173.43KHz
5V 258Khz
Se muestran en las figuras 7 y en la figura 8.

Figura7.-La frecuencia a 1V.

UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
7

Figura8.-La frecuencia a 5V.
A partir de estos clculos calcule Kv
Kv 21130
Ayuda para recordar la teora del PLL

Figura9.-Respuesta Frecuencia Vs Voltaje de entrada PLL.


A qu frecuencia marca el oscilador local cuando se alimenta la seal con una tensin de hasta 0.9V, lea el
datasheet y justifique la respuesta.

A 0.9 V obtenemos el valor de 337.5KHz, esto se da debido al bloqueo de rango de frecuencia, definido por 2
FL, si esta fuera del rango mnimo o mximo la frecuencia se mantiene.




UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
8
Diagrame la respuesta en Frecuencia Vs Voltaje de entrada del PLL con por lo menos 8 puntos de Voltaje
de Entrada diferentes.

En la siguiente figuras 7 y en la figura8 entre esos graficamos con voltajes dentro de esos intervalos como
muestran las figuras 10, 11, 12, 13, 14, 15,16.

Figura10.-La frecuencia a 1.5V.

Figura11.-La frecuencia a 2V.







UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
9

Figura12.-La frecuencia a 2.5V.

Figura13.-La frecuencia a 3V.

Figura14.-La frecuencia a 3.5V.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
10




Figura15.-La frecuencia a 4V.

Figura16.-La frecuencia a 4.5V.

UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
11
Figura17.-Respuesta Frecuencia Vs Voltaje de entrada del VCO.


1.2 Sntesis del VCO

La sntesis de una frecuencia de salida requerida del VCO se hace a travs del uso de graficas que detallan la
respuesta del dispositivo con valores tpicos de polarizacin de este.

El rango recomendado de los valores de R1 y R2 es: 10 k a 1 M; para la capacitancia C1: desde 50 pF hasta
cualquier otro valor.

VCO sin Offset de Frecuencia (R2 = ). 0 de offset
a. Dado el valor requerido de f0: use la figura 5 para determine el valor de R1 y C1.
b. Dado fmax: calcule f0 desde f0 = 0.5fmax; use f0 con la Figure 5 para determinar el valor de R1 y C1.


Figura18.-Respuesta en Frecuencia Vs Capacitancia C1 con R2 = .


Especificaciones tcnicas de la tabla:
T ambiente = 25 C; Entrada VCO de 0.5Vcc; INH_IN a tierra; R2 = .

Lnea (1), (4), y (7): VDD = 15 V;
Lnea (2), (5), y (8): VDD = 10 V;
Lnea (3), (6), y (9): VDD = 5 V;
Lnea (1), (2), y (3): R1 = 10 k;
Lnea (4), (5), y (6): R1 = 100 k;
Lnea (7), (8), y (9): R1 = 1 M;
Actividad 2
Calcule los valores indicados para obtener un VCO que su frecuencia central sea de 30KHz.
Calculando con la figura 17 obtenemos una capacitancia de 199pF con una frecuencia central de 2.5V despus
obtenemos su grafica en el osciloscopio que se muestra figura 18.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
12

Figura19.-La frecuencia a 2.5V.
Grafique los valores de fmax y fmin que se puede obtener del circuito especificado.
Despus obtenido la frecuencia central ahora obtenemos las grficas con voltaje de 1V y 5V como muestran las
figuras 19 y 20.

Figura20.-La frecuencia a 1V.

Figura21.-La frecuencia a 1V.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
13

Figura22.- Respuesta Frecuencia Vs Voltaje de entrada del VCO con R2 = .

Intercambie los valores de resistencias ahora R1= y R2 su valor calculado, grafique de nuevo los valores.
Es la misma grafica? Justifique su respuesta.
En la figura 23, figura 24 y en la figura 25 se muestran cuando R1=.

Figura23.-La frecuencia a 1V.

Figura24.-La frecuencia a 2.5V.

UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
14

Figura25.-La frecuencia a 5V.


Figura26.- Respuesta Frecuencia Vs Voltaje de entrada del VCO con R1 = .

VCO con offset de frecuencia.
Para entender la necesidad del Offset observe la figura 8, la cual muestra que al agregar un offset al sistema el
valor del ancho de banda del sistema se vuelve menor y puede ser usado para aplicaciones de ancho de banda
angosto.




Figura27.-Respuesta en Frecuencia VCO con offset y VCO sin offset.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
15

Para poder reducir u ampliar el ancho de banda del VCO se usa la razn entre las resistencias R2/R1 que se
muestra en la figura 9.



Figura28.-Control del ancho de banda del VCO.
Proceso de Diseo

Dado f0 y 2fL: calcule fmin de la siguiente ecuacin fmin = f0 2fL; use fmin en la Figura 8 para determinar los
valores de R2 y C1; calcule fmax/fmin de la ecuacin:



Use la Figura 7 para determinar la relacin entre R2/R1 para obtener R1.


Figura29.-Respuesta en Frecuencia Vs Capacitancia C1 con R1 = .
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
16
Dado los valores de fmin y fmax: use fmin en la figura Figure 10 para determinar R2 y C1; calcule fmax/fmin;
use la Figure 7 para determinar la relacin R2/R1 y obtenga R1.

Actividad 3
Calcule los valores indicados para obtener un VCO que su frecuencia inicial sea 30KHz y su frecuencia
final sea de 60KHz.
Calculando con las figuras 28 y 29 con una R1=82K y R2=100K calculamos frecuencias de rango de 30KHz a
60 KHz que se pueden observar en las figuras 30 y 31.

Figura30.-La frecuencia a 1V.

Figura31.-La frecuencia a 5V.

Grafique la curva de respuesta del VCO y obtenga la linealidad del sistema con f0=45KHz y usando la siguiente
ecuacin.




UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
17
Linealidad=((45-42.66)/45)x100%=5.2

Figura32.- Respuesta Frecuencia Vs Voltaje de entrada del VCO con Fo= 45KHz

Cul es el mayor valor posible que puede lograr con este VCO? Existir alguna forma de obtener una
mayor frecuencia de salida del dispositivo.
Para obtener los mayores valores tenemos que buscar el datasheet obteniendo el datasheet nos damos cuenta que
se necesita una capacitancia de 50pF R2= y R1=5 los cual obtenemos las siguientes graficas a diferentes
voltajes que se muestran en las figuras 33, 34,35.

Figura33.-La frecuencia a 5V.

Figura34.-La frecuencia a 10V.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
18

Figura35.-La frecuencia a 15V.

Figura36.-Valores mayores que puede lograr el VCO.
Comentarios
La frecuencia de oscilacin no depende de R2, y siendo R1 de valor infinito la frecuencia de
oscilacin es la mayor.
Si aumentamos R2 bajar la frecuencia mnima y en caso contrario aumentar la frecuencia
mnima.
Si aumentamos R1 y R2 tendremos un margen ms pequeo de trabajo. Variando una y otra
resistencia podemos variar el margen de enganche del PLL.
Mientras menor sea nuestra capacitancia ms frecuencia de oscilacin tendremos, ya que de
esta manera el condensador se cargara y descargara mas rpido
La frecuencia de oscilacin mxima depende bsicamente de R1. Si disminuimos R1
aumentar la frecuencia mxima, en caso contrario bajar la frecuencia mxima.
2. Estructura de un sintetizador de Frecuencia
La figura 11 muestra la estructura del sintetizador de frecuencias que se va a construir en esta prctica. En este
esquema, se utilizara como detector de fase y VCO el que viene incluido en el CI 4046. Se utilizara un filtro
pasivo lead leag y un divisor programable de (1-16) que se construir en base de un 74HC93.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
19

Figura11.-Componentes del sintetizador de Frecuencia de la prctica.
El VCO se armara como se muestra en la figura 12. Adems para que oscile el VCO debe de estar habilitado, lo
cual se hace conectando la entrada INH(5) a tierra.


Figura12.-Conexionado del VCO.


El detector de fase se toma de la salida 13(PC2
out
) del 4046, mientras que la seal de referencia se toma de la
salida TTL del generador de funciones que se conecta a la patilla 14 (PCA
IN
). La salida del divisor de frecuencia
entra en la patilla 3 (PCB
IN
), que es la entrada de realimentacin del detector de fase.

El filtro del lazo tipo lead leag se muestra en la figura 13. Los componentes debern de ser calculados y
ajustados por los alumnos en funcin de los resultados de las medidas. La entrada ser tomada de la salida del
detector de fase patilla 13 y llegara al control del VCO (patilla 9).


Figura13.-Filtro del lazo Lead Leag.
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
20

El divisor de frecuencia est compuesto por un contador asncrono basado en el 74HC93, conectado segn se
muestra a la figura 14. La entrada de este divisor de frecuencia se conectara de la salida del VCO (patilla 4) a la
(patilla 3) del 4046.


Figura14.-Conexionado del divisor por 2, 4, 8, 16.
3. Diseo del PLL
Comenzaremos a analizar las caractersticas del PLL para verificar y ajustar los componentes de este. Para ello,
inicialmente calcularemos los parmetros Kd y Kv y a partir de ah ajustaremos al filtro. Para ello el alumno
deber de ir llenando los siguientes recuadros.


3.1 Calculo de KV

Para ello mediremos los parmetros del VCO con diferentes tensiones de control rellene el siguiente cuadro con
las medidas obtenidas

Tensin de Control Frecuencia medida
0 V 126 khz
5 V 203.31 khz
A partir de estos clculos calcule Kv
Kv 15.78 k
Ayuda para recordar la teora del PLL
UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
21


3.2 Calculo de Kd

El valor de Kd se puede obtener a partir de las caractersticas del detector de fase (Detector de fase por
biestable) y los parmetros del Datasheet del CI4046. Leer pagina 103 del libro gua. 2.5V o 2V 0 4.8V

Kd=2.5 V / 2 = 0.3979 V



Kd 0.3879 v

3.3 Eleccin de
0
y

El valor de los datos elegidos se sumariza en la tabla siguiente:





A partir de los datos elegidos anteriormente y para el primer caso N=16, calcule los componentes del filtro
del lazo, llene la siguiente tabla.


UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
22
4. Implementacin del PLL
Implemente el circuito con los valores obtenidos con N=16, 8, 4, 2. Verifique la operacin correcta del
sintetizador. Para cada N complete los datos que se piden a continuacin.

a.- N=16

Frecuencia de entrada nominal 10khz
Frecuencia de salida nominal 159khz
Nivel de continua en VCOin 164mv
Rizado en VCOin 8.40mv
Mxima frecuencia de salida 157.9
Mnima frecuencia de salida 157.7




Figura36. Frecuencia de salida nominal

UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
23

Figura36. Nivel de continua en VCOin





Figura37. Rizado en VCOin



UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
24




b.- N=8

Frecuencia de entrada nominal 10 khz
Frecuencia de salida nominal 79.2437khz
Nivel de continua en VCOin 137mv
Rizado en VCOin 7.20mv
Mxima frecuencia de salida 79.5khz
Mnima frecuencia de salida 79.2khz



Figura38. Frecuencia de salida nominal


UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
25

Figura39. Nivel de continua en VCOin


Figura40. Rizado en VCOin








UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
26




c.- N=4

Frecuencia de entrada nominal 10 khz
Frecuencia de salida nominal 39.6khz
Nivel de continua en VCOin 138mv
Rizado en VCOin 5.6mv
Mxima frecuencia de salida 39.7 khz
Mnima frecuencia de salida 39. 49khz


Figura41. Frecuencia de salida nominal

UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
27

Figura 42. Nivel de continua en VCOin



Figura 43. Rizado en VCOin






UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
28




d.- N=2


Frecuencia de entrada nominal 10khz
Frecuencia de salida nominal 20.08 khz
Nivel de continua en VCOin 52.1mv
Rizado en VCOin 6.4 mv
Mxima frecuencia de salida 19.98khz
Mnima frecuencia de salida 20.15 khz



Figura44. Frecuencia de salida nominal

UCSP - Facultad de Ingeniera Ing. Telecomunicaciones 2014-1
Electrnica de Comunicaciones 1 Ebert San Romn Castillo
29

Figura 45. Nivel de continua en VCOin



Figura 46. Rizado en VCOin