0 penilaian0% menganggap dokumen ini bermanfaat (0 suara)
31 tayangan10 halaman
Este documento presenta el diseño de un circuito lógico multiplicador de 4 bits. Describe los objetivos, marco teórico, materiales, problema y procedimiento para diseñar el circuito. Se realiza la tabla de verdad del multiplicador y los cálculos lógicos para cada salida mediante álgebra de Boole. Finalmente, se muestran los diagramas de bloques y esquemático del circuito diseñado.
Este documento presenta el diseño de un circuito lógico multiplicador de 4 bits. Describe los objetivos, marco teórico, materiales, problema y procedimiento para diseñar el circuito. Se realiza la tabla de verdad del multiplicador y los cálculos lógicos para cada salida mediante álgebra de Boole. Finalmente, se muestran los diagramas de bloques y esquemático del circuito diseñado.
Este documento presenta el diseño de un circuito lógico multiplicador de 4 bits. Describe los objetivos, marco teórico, materiales, problema y procedimiento para diseñar el circuito. Se realiza la tabla de verdad del multiplicador y los cálculos lógicos para cada salida mediante álgebra de Boole. Finalmente, se muestran los diagramas de bloques y esquemático del circuito diseñado.
LABORATORIO DE ELECTRNICA DIGITAL PRACTICA 1. DISEO DE CIRCUITOS LOGICOS COMBINACIONALES
CRISTIAN ANDRES SNCHEZ VARGAS COD. 89053153381 DIEGO FERNANDO MORA ARVALO COD. 89113062186 HECTOR LISANDRO GARCA COD. 1099204785
PRESENTADO A: ING.ESP. BLANCA JUDITH CRISTANCHO
UNIVERSIDAD DE PAMPLONA FACULTAD DE INGENIERIAS Y ARQUITECTURA ELECTRONICA DIGITAL PAMPLONA, NORTE DE SANTANDER 2009
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co PRACTICA 1. DISEO DE CIRCUITOS LOGICOS COMBINACIONALES
OBJETIVOS: Reconocer, utilizar y conjugar cada uno de los dispositivos vistos en el desarrollo de la materia, para disear circuitos lgicos combinatorios con el fin de solucionar problemas de forma eficiente y econmica. Disear, analizar y comprender la tabla de verdad para este tipo de circuitos lgicos. Aplicar y realizar los clculos lgicos por medio de el algebra de boole.
MARCO TERICO
Configuracin de un interruptor lgico:
Numeracin de pines de un circuito integrado: todos los circuitos integrados tienen una muesca o marca, la cual se utiliza para identificar los pines,
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co proceso que se lleva a cabo de la siguiente manera: tome el integrado ubique la muesca hacia arriba y numere los pines iniciando por el que se encuentra a la izquierda y continu en forma de u, como lo muestra la figura.
MATERIALES:
Circuitos integrados TTL o CMOS (Compuertas lgicas AND, NOR, NOT, NOR, NAND, las necesarias segn su diseo) Protoboard Resistencias 220 Leds Interruptores
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co PROBLEMA
La Figura representa un circuito multiplicador que toma dos nmeros binarios X 0 X 1 y Y 0 Y 1 y produce un numero binario de salida Z 0 Z 1 Z 2 Z 3 , igual al producto aritmtico de los dos nmeros de entrada. Disee un circuito lgico para el multiplicador, mediante lgebra booleana. Las variables X 0 Y 0 Z 0 , son LSB.
TCNICA OPERATORIA.
1. Realice el diseo de la solucin del problema propuesto, utilizando lgebra de boole atendiendo las indicaciones y procedimientos visto en clase. 2. Grafique el diagrama esquemtico. 3. Realice el montaje del circuito obtenido en el punto anterior, colocando un led por cada bit, teniendo en cuenta utilizar un lerd de otro color para el bit menos significativo. Conecte la fuente de alimentacin, teniendo cuidado de empalmar tierra con tierra y VCC con VCC, compruebe el funcionamiento del circuito mediante la tabla de verdad.
CIRCUITO MULTIPLICAD OR X 0 X 1 Y 0 Y 1 Z 2 Z 3 Z 0 Z 1
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co PROCEDIMIENTO
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co Donde: Z 3 =
X1X0Y1Y0
Z 2 =X1X0Y1Y0+ X1X0Y1Y0 + X1X0Y1Y0 Z 2 =X1X0Y1(YO+Y0)+X1XOY1Y0 Z 2 =X1X0Y1+ X1XOY1Y0 Z 2 =X1Y1(XO+XOY0) Z 2 =X1Y1XO+Y0X1Y1
Z 1 =X1X0Y1Y0+X1X0Y1Y0+X11X0Y1Y0+X1X0Y1Y0+X1X0Y1 Y0+X1X0Y1Y0 Z 1 =X1X0Y1(YO+Y0)+X1YOXO(Y1+Y1)+X1(X0Y1Y0+X0Y1Y0) Z 1 =X1X0Y1+X1Y0X0+X1X0Y1Y0+X1X0Y1Y0 Z 1 =X1Y0(X0+X0Y1)+X0Y1(X1+X1Y0) Z 1 =X1Y08X0+Y1)+X0Y1(X1+Y0) Z 1 =X1Y0X0+X1Y0Y1+X0Y1X1+Y0X0Y1
Z 0 =X1X0Y1Y0+X1X0Y1Y0+X1X0Y1Y0+X1X0Y1Y0 Z 0 =X1X0Y0(Y1+Y1)+X1X0Y0(Y1+Y1) Z 0 =X0Y0(X1+X1) Z 0 =X0Y0
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co DIAGRAMA DE BLOQUES
A B C D Y 1 X 1 X 0 Y 0 Z 0 Z 1 Z 2 Z 3
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co DIAGRAMA ESQUEMATICO
Z 0 =
Z 1 =
Z 2 =
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co Z 3 =
DIAGRAMA FINAL DEL CIRCUITO:
Universidad de Pamplona - Ciudad Universitaria - Pamplona (Norte de Santander - Colombia) Tels: (7) 5685303 - 5685304 - 5685305 Fax: 5682750 www.unipamplona.edu.co