LABORATORIO DE ANALISIS Y DISEO DE CIRCUITOS

DIGITALES
2012-2
Informe de Laboratorio #4
Flip-Flop J-K y Flip-Flop D











Flip-Flop J-K y Flip-Flop D

Objetivos:

- Comprobar en el laboratorio el funcionamiento de los flip-flop: 7474 y 7476.
- Comprender la diferencia entre un circuito combinacional y uno secuencial

Fundamento Terico

Biestable JK

Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es
idntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de
estado. La diferencia est en que el flip-flop J-K no tiene condiciones no vlidas
como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto
y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser
activadas:

J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que
posea tras la ltima operacin de borrado o grabado. A diferencia del biestable RS,
en el caso de activarse ambas entradas a la vez, la salida adquirir el estado
contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su comportamiento es:




Y su tabla de verdad es:

J K Q
0 0 q
0 1 0
1 0 1
1 1


Biestable D (Data o Delay)

El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1
o 0). Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El
funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto,
idntico, excepto que el disparo tiene lugar en el flanco de bajada del impulso del
reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.

Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo),
cuya salida adquiere el valor de la entrada D cuando se activa la entrada de
sincronismo, C. En funcin del modo de activacin de dicha entrada de sincronismo,
existen dos tipos:

- Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en
ingls).
- Activo por flanco (de subida o de bajada).
-
La ecuacin caracterstica del biestable D que describe su comportamiento es:




y su tabla de verdad:
D Q Qsiguiente
0 X 0
1 X 1
X=no importa

Esta bscula puede verse como una primitiva lnea de retardo o una retencin de
orden cero (zero order hold en ingls), ya que los datos que se introducen, se
obtienen en la salida un ciclo de reloj despus. Esta caracterstica es aprovechada
para sintetizar funciones de procesamiento digital de seales (DSP en ingls)
mediante la transformada Z.

Equipos a utilizar:

CIRCUITOS INTEGRADOS 7408
Un protoboard
Fuente de voltaje continua de 5v
1 resistencia de 330 ,1,2 k de watts
1 potenciometro de 100k
1 condensador de 33 f a 30v
C.I. 555, 7474, 7476
4 leds



Procedimiento:

Circuito generador de reloj digital con el NE555






















Circuito Flip-Flop J-K (7476)








Su tabla de verdad:

J K Q Q
0 0 Qn Qn
0 1 0 1
1 0 1 0
1 1 Prohibido Prohibido

Circuito Real







Circuito Flip-Flop D 7474











Tabla de verdad:

D Q Q
0 0 1
1 1 0

Circuito real







CUESTIONARIO

1) Defina Multivibradores Monoestables, Astables y Biestables. Elabore un
cuadro comparativo.
Un circuito Multivibrador es calificado como tal cuando tiene la capacidad de generar
una onda cuadrada, dependiendo de las caractersticas de operacin, un
multivibrador se divide en tres tipos:
1.-Astable.
Tambin conocido como oscilador de carrera libre, es un circuito capaz de cambiar
de un estado a otro sin intervencin externa, al ser conectado, automticamente
comienza su ciclo permaneciendo en un estado por cierto tiempo, cambiando al otro
estado y permaneciendo en este el mismo tiempo que el estado anterior, Es decir,
tiene un ciclo activo del 50%. Un buen ejemplo de esto es circuito integrado 555,
conectado como Multivibrador Astable, con el cul puede lograrse este efecto.

2.-Biestable.
Es un circuito capaz de cambiar de un estado al otro, pero a diferencia del anterior,
este circuito necesita forzosamente de un pulso externo para cambiar sus estados,
no puede hacerlo automticamente, y puede mantenerse en un solo estado
indefinidamente siempre y cuando no reciba un pulso externo. Un buen ejemplo de
esto es un Flip Flop (el ms sencillo, el de tipo "Set Reset"), este circuito necesita un
pulso en cada una de sus entradas para poder cambiar entre estados.

3.-Monoestable.
Este circuito tiene la caracterstica de que necesita de un pulso externo para
cambiar de estado, pasado un perodo de tiempo, este regresa al estado anterior, es
imposible mantener el estado activo indefinidamente. A este circuito comnmente se
le conoce como "Timer", Un buen ejemplo de esto, es nuevamente el circuito
integrado 555, conectado como Multivibrador Monoestable.

Cuadro comparativo

Multivibrador
Astable
Multivibrador
Biestable
Multivibrador
Monoestable





2) Diferencia entre un circuito combinacional y secuencial

Los sistemas combinacionales estan formados por un conjunto de compuertas
interconectadas cuya salida, en un momento dado, esta unicamente en funcin de la
entrada, en ese mismo instante. Por esto se dice que los sistemas combinacionales
no cuentan con memoria.
Los sistemas secuenciales en cambio, son capaces de tener salidas no solo en
funcin de las entradas actuales, sino que tambien de entradas o salidas anteriores.
Esto se debe a que los sistemas secuenciales tienen memoria y son capaces de
almacenar informacion a traves de sus estados internos.

3) Investigue las hojas tecnicas de los flip-flop mencionados para la familia
TTL 74LS74, 74LS76 y de un temporizador 555
























CONTADOR ASINCRONO

Objetivo

Implementar un contador binario de 4 bits con 4 flip-flops tipo JK
maestro-esclavo.
Materiales y Equipos:

- 1 Protoboard
- C.I. 7473
- 4 resistencias de 220
- 4 Leds
- Fuente de alimentacin
- Generador de Funciones
- Osciloscopio

Cuestionario

1) Tabla de Verdad

Tipo J-K









J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 /Qn
Tipo T






2) Conversin de Flip Flop JK a Flip Flop T

J y K son las entradas de los flip flops y T es tomado como entrada externa para la
conversin. Cuatro combinaciones se producen con T y Qp. J y K son expresadas
en trminos de T y Qp. La tabla de conversin, mapa de Karnaugh y el diagrama
lgico se presentan a continuacin:






3) Descripcion del C.I. 7473

Biestable J-K activado por flanco

La mayor parte de los biestables J-K comerciales activados por flanco, de la misma
manera que los flip-flops tipo D, son del tipo edge-triggered; sin embargo, para
T Qn+1
0 Qn
1 /Qn
ilustrar este apartado he elegido un circuito master-slave, con el fin de proporcionar
una visin completa de todas las formas de disparo.

El circuito integrado 7473 contiene dos biestables del tipo J-K master-slave
disparado por flanco de bajada.












Cada circuito posee dos entradas de datos (J-K) y una entrada de reloj,
independientes para cada biestable. Las salidas son complementarias. Los datos de
las entradas son procesados despus de un impulso completo de reloj. Mientras
ste permanece en nivel bajo, el slave est incomunicado del master. En la
transicin positiva del reloj (flanco de subida) los datos presentes en J y K son
capturados por el master. En la transicin negativa del reloj (flanco de bajada) la
informacin del master pasa al slave. Los estados lgicos de las entradas J y K
deben mantenerse constantes mientras la seal de reloj permanece en nivel alto.
Los datos se transfieren a la salida en el flanco de bajada de la seal de reloj.

Aplicando un nivel bajo a la entrada clear (CLR), la salida Q se pondr a nivel bajo,
independientemente del valor de las otras entradas. Cuando las dos entradas J y K
estn en nivel bajo y se aplica un impulso de reloj, las salidas permanecern con el
valor que tuvieran anteriormente. Los valores Qo y Qo permanecen con el valor del
estado anterior a la aplicacin del impulso de la seal de reloj. El estado de Toggle
quiere decir que las salidas tomarn el valor complementario al que tuvieran
previamente cada vez que aparezca un impulso de reloj. Para ello es necesario que
las entradas J y K se encuentren en nivel alto.

Se puede observar en la figura los pines Vcc (alimentacin) y tierra son el 4 y el 11
respectivamente. Los pines 2 y 6 corresponden a Clear. Las pines para las entradas
J son 7 y 14, y para las entradas K 3 y 10.Por ltimos las salidas Q se aprecian en
los pines 9 y 12.


4) Diagrama Lgico

Simulando con Proteus

Diagrama Lgico






























Usando un osciloscopio podemos construir su Diagrama de Tiempo:



















En el diagrama se aprecia como primera seal la del reloj, las otras tres sern las
salidas Q0, Q1 y Q2. Los led se encienden cuando la salida Q=1, ya que es
necesaria una diferencia de voltaje entre el led y tierra.


Simulando con SIMULINK



El diagrama de tiempo




















ARMADO DEL CIRCUITO REAL












5) Contador Asincrono ascendente de 0 a 13 (cuenta truncada)

Para hacer esto necesitamos decodificar el estado de numeracin siguiente al mas
alto con un circuito combinacional que haga que los Flip-Flop, en lugar de mostrar
un 14 (1110) muestren un cero (0000). Se utiliza una puerta NAND porque la
entrada CLEAR esta negada. Esto quiere decir que los Flip-Flop se resetean con un
0.

J
14
Q
12
CLK
1
K
3
Q
13
R
2
U1:A
74LS73
J
7
Q
9
CLK
5
K
10
Q
8
R
6
U1:B
74LS73
J
14
Q
12
CLK
1
K
3
Q
13
R
2
U2:A
74LS73
J
7
Q
9
CLK
5
K
10
Q
8
R
6
U2:B
74LS73
D1
LED-RED
D2
LED-RED
D3
LED-RED
D4
LED-RED
R1
220R
R2
220R
R3
220R
R4
220R
V1
5V
1
2
13
12
U3:A
74LS10