Informe Previo del Laboratorio N01:

Circuitos Temporizadores
Cuestionario Previo:
1) Analizar el funcionamiento interno del CI LM555. Describe el uso de sus
terminales.
El CI temporizador 555 es un
dispositivo compatible con TTL,
que puede operar en varios
modos. Sus terminales con
generalmente 8 como se puede
ver en la imagen de a lado, el
corazn del temporizador 555 est
compuesto de dos comparadores
de voltaje y un Flip-flop SR. Los
comparadores de voltaje son
dispositivos que producen una
salida en ALTO cada vez que el
voltaje en la entrada + es mayor
que el voltaje en la entrada -. El
capacitor externo (C) se carga hasta que su voltaje excede de 2/3 x V
cc
, segn lo
determinado por el comparador de voltaje superior que monitorea a V
T+
. Cuando la
salida de este comparador cambia a ALTO, restablece el Flip-flop SR, provocando que la
terminal de salida (3) cambie a BAJO. Al mismo tiempo,

cambia a ALTO y cierra el

interruptor de descarga (en nuestro caso el BJT), haciendo que el capacitor comience a
descargarse a travs de

. Continuar descargndose hasta que su voltaje caiga por

debajo de 1/3 x V
cc
, segn lo determinado por el comparador de voltaje inferior que
monitorear a

. Cuando la salida de este comparador cambia a ALTO establece el Flip-

flop SR, haciendo que la terminal de salida cambie a ALTO y se abre el interruptor de
descarga, con lo cual el capacitor puede empezar a cargarse otra vez, a medida que se
repite el ciclo. Finalmente en el encapsulado se observa los pines, los cuales describimos a
continuacin:
1. Masa o Tierra.
2. Disparo de la seal.
3. Salida que puede ser un CLOCK.
4. RESET que borra a 0 la salida del LM555.
5. Voltaje de Control de los ciclos de la salida.
6. Tensin umbral de los comparadores internos.
7. Descarga del condensador externo.
8. Voltaje de Fuente.

2) Explicar los tres estados posibles de un temporizador 555 (alto, bajo y memoria).
Cmo estn controlados por los terminales de disparo y de umbral? Describir el
uso de los dems terminales.
El circuito integrado temporizador 555 tiene dos posibles estados de operacin (ALTO Y
BAJO) y uno de memoria. Estos lo definen tanto la entrada de disparo, como la de
umbral. (Fig. de diagrama de bloques). La entrada de disparo se compara mediante un
comparador con un voltaje de umbral inferior, VLT, cuyo valor es de Vcc/3. La entrada
de umbral se compara por medio de otro comparador con un voltaje de umbral superior,
VUT el cual tiene un valor de 2Vcc/3. Cada entrada cuenta con dos niveles de voltaje
posibles, sea por arriba o por debajo de su voltaje de referencia. Por lo tanto, por cada par
de entradas hay cuatro posibles combinaciones que darn lugar a cuatro estados de
operacin.
En la Tabla se muestran las cuatro posibles combinaciones de entrada y los estados
correspondientes al 555. En el estado de operacin A, tanto el voltaje de disparo como el
de umbral se encuentran por debajo de sus valores de umbral lmite y el valor de la
terminal de salida es alto. En el estado de operacin D, las dos entradas estn por arriba
de sus voltajes de umbral y el nivel de la terminal de salida es bajo.
Se puede notar que las entradas bajas producen una salida alta, y las entradas altas
producen una salida baja.

Sin embargo como se muestra en la Tabla, el circuito integrado temporizador posee un
estado de memoria. Este se produce cuando el nivel de la entrada de disparo est por
arriba de su voltaje de referencia respectivo, y el nivel de la entrada umbral est por
debajo de su voltaje de referencia.
La figura de abajo sirve como auxiliar visual para comprender la forma en que se
presentan estos estados de operacin. El voltaje de entrada Ei se aplica tanto en la
terminal de disparo como en la del umbral. Cuando el valor de Ei se encuentra por
debajo de VLT durante los intervalos A-B y E-F, se produce el tipo de operacin designado
como A, y el nivel de salida V03, es alto. Cuando el nivel de Ei se encuentra por arriba de
VLT, pero por debajo de VUT, dentro del intervalo B-C, el 555 entra al estado C y recuerda
su ltimo estado A. Cuando Ei excede al nivel VUT, la operacin D enva una salida baja.
Cuando Ei desciende a un nivel entre VUT y VLT, durante el tiempo D-E, el 555 recuerda
el ltimo estado D y su salida permanece baja. Finalmente, cuando Ei desciende por
debajo del nivel VLT durante el tiempo E-F, el estado A enva una salida alta.

FUNCIONAMIENTO DEL CI 555
3) Determinar en forma analtica la frecuencia de la seal de salida de un CI 555
trabajando como multivibrador astable. Cmo se calcula el Ciclo de Trabajo?
Calcular los tiempos en alto y bajo de la
seal de salida del circuito del
experimento. Cul es la frecuencia de
salida?
En el modo astable el temporizador es conectado
para que se re-dispare a l mismo y cause la
variacin del voltaje del capacitor entre 1/3 Vcc
y 2/3 Vcc. (ver la figura de abajo).
El capacitor externo se carga a 2/3Vcc a travs de RA y RB y se descarga a 1/3Vcc a travs
de RB. Para variar la proporcin de esos resistores el ciclo til puede ser variado. El
tiempo de carga y descarga son independientes del suministro de voltaje.

El tiempo de carga (salida alta) es obtenida por la ecuacin:
t1 = 0.695 (RA + RB) C
En el circuito experimental el valor de t1 = 0.695 (151k) 10 = 1.049 seg
El tiempo de descarga (salida baja) es obtenida por la ecuacin:
t2 = 0.695 (RB) C
En el circuito experimental el valor de t2 = 0.695 (150k) 10 = 1.042 seg
Mientras que el perodo total es obtenida por la ecuacin:
T = t1 + t2 = 0.695 (RA + 2RB) C
En el circuito experimental el valor de T = 2.091 seg
La frecuencia de oscilacin es entonces por la ecuacin:

En el circuito experimental el valor de f = 0.478 Hz.
Y podra ser fcilmente encontrado como muestra la siguiente figura:

Frecuencia de Operacin del CI 555

El ciclo til es obtenido por:
RB
DC =
RA + 2RB

Obteniendo el mximo ciclo til, RA ser el ms pequeo posible, pero lo suficientemente
grande para limitar la corriente de descarga (pin 7) dentro del mximo razonable de la
descarga del transistor (200 mA).
El mnimo valor de RA es obtenida por:
RA Vcc (Vdc) Vcc (Vdc)

I7 (A) 0.2 A

4) Determina en forma analtica el tiempo de duracin del pulso de salida de un CI
555 trabajando como multivibrador monoestable. Calcular los tiempos de duracin
del pulso de salida del circuito del experimento.


Con salida normalmente baja:
En condiciones de reposo C1 se encuentra descargado, de esta forma la salida est a
nivel bajo, ya que la entrada de disparo se ha de encontrar a un nivel superior a 1/3 Vcc.
Cuando la tensin en la patilla 2 (disparo) cae por debajo de dicho nivel, por efecto de un
pulso negativo, la salida pasa a nivel alto y el transistor de descarga se sita en corte; C1 se
empieza a cargar a travs de R, hasta que la tensin en la entrada de umbral sea igual o
superior a 2/3 Vcc, momento en el que el biestable cambiar de estado por efecto de su
entrada R y permanecer en l hasta la aparicin de un nuevo pulso en v
D
. El tiempo que
tarde C1 en cargarse vendr determinado por:
t = 1.1 RC1


Con salida normalmente alta:
El circuito de la figura permanece normalmente a nivel alto, pasando a nivel bajo
durante el estado transitorio.

En reposo, v
D
(patilla 6) est a nivel bajo, C1 cargado a travs del diodo D y la
patilla 2 a nivel alto, ya que la salida est a nivel alto determinado por el nivel de la
entrada de umbral.
Cuando v
D
pasa a nivel alto, la entrada R del biestable pasa a nivel alto, su salida
igualmente a nivel alto y, por tanto, la salida del circuito a nivel bajo. A partir de ese
instante, C1 se descarga a travs de la resistencia R hasta que la tensin en sus extremos
sea 1/3 Vcc, momento en el que la entrada S al biestable pasa a nivel alto y su salida
tambin, con lo que C1 se cargar rpidamente a travs de D permaneciendo en dicha
situacin hasta la llegada de un nuevo pulso positivo a vD. en este caso el tiempo de
duracin del estado transitorio ser:
t = 1.1 RC1
En el circuito experimental el valor de t = 2.75 seg.
5) Explicar el uso y aplicaciones del CI 74LS121, como multivibrador astable y
monoestable. Mostrar la dependencia del ancho de salida en funcin de los valores
de la resistencia y del condensador externo.
Circuito Integrado 74121
Circuito monoestable integrado no redisparable.
Est previsto para conectarse a R y C externos.
Las entradas etiquetadas como A1, A2 y B son entradas de activacin de disparo.
La entrada R
int
est conectada a una resistencia interna de temporizacin de 2K.
Establecimiento de la anchura del impulso
Cuando no se utiliza ningn componente de temporizacin externo y la resistencia
de temporizacin interna se conecta a Vcc, se produce un impulso tpico de unos 30ns.
La anchura de impulso se puede ajustar entre 30 ns y 28 seg.

Utilizando los componentes externos. La anchura del impulso de salida se ajusta
mediante los valores de la resistencia (Rint =2k, Rext variable) y del condensador de
acuerdo con la siguiente frmula:
tw = 0.7*R*Cext
Donde R puede ser tanto Rint como Rext. Cuando R se expresa en K y Cext en pF,
la anchura del impulso de salida tw se obtiene en ns.

6) Explicar el uso del CI 74LS122 y 74LS123 como un multivibrador astable y como un
monoestable. Mostrar la dependencia del ancho de salida en funcin de los valores
de la resistencia y del condensador externo.
Circuito Integrado 74LS122

Es un circuito monoestable redisparable con entrada de borrado (clear).
Tambin es diseado para aadir R y C externas.
Las entradas etiquetadas como A1, A2 B1 y B2 son entradas de activacin de
disparo.
Sin ningn componente adicional se obtiene un impulso de unos 45 ns de
anchura.
Se puede conseguir impulsos ms anchos mediante el uso de componentes
externos.
La frmula para calcular los valores de estos componentes es:






7) Calcular y dibujar el circuito de un monoestable que genere un pulso de salida con
un tiempo de duracin de 1 segundo.
Seria este pero para tener una salida de 1 segundo se necesita que

=0.9f y R=1k con

ello se genera una salida de un segundo.

8) Analizar los circuitos de la parte experimental.
Como ver durante el proceso de respuesta a las anteriores preguntas se respondieron a
los analices de los circuitos experimentales.
9) Analizar el funcionamiento interno del CI. LM556. Describir el uso de sus
terminales.
CI 556
Este integrado contiene en su interior dos 555 totalmente independientes entre s,
de modo que respetando las patitas que corresponden a las entradas y la salida de
cada uno de ellos, se puede realizar el circuito y obtener los mismos resultados.
Generalmente esta es una solucin que se emplea cuando el espacio disponible en
el circuito impreso es reducido y no da lugar a la colocacin de dos 555, porque en
definitiva el costo ser prcticamente el mismo y la cantidad de componentes a
utilizar tambin.
Esto nos dice que siempre que sea posible es mejor usar dos 555 que uno solo 556, y
una razn de peso para esta aseveracin es que en caso de que uno de ellos se
queme o sufra algn deterioro, se reemplaza este solamente, mientras que si fuera
un habr que cambiar los dos.
En la figura se realiza el esquema interno de un integrado donde se observan las
distintas etapas que componen a los dos que contiene, como as tambin la
identificacin de sus patitas y la funcin que cumplen. Notar que la mitad lateral
de este integrado corresponde a un completo, y la otra mitad al otro.

Descripcin de las terminales del Temporizador 556:
Descarga 1(patilla 1): Utilizado para descargar con efectividad el condensador
externo utilizado por el temporizador para su funcionamiento.
Umbral 1(patilla 2): Es una entrada a un comparador interno que tiene el 556 y se
utiliza para poner la salida a nivel bajo.
Control de voltaje 1(patilla 3): Cuando el temporizador se utiliza en el modo de
controlador de voltaje, el voltaje en esta patilla puede variar casi desde Vcc (en la
prctica como Vcc -1 voltio) hasta casi 0 V (aprox. 2 Voltios). As es posible
modificar los tiempos en que la salida est en alto o en bajo independiente del
diseo (establecido por los resistores y condensadores conectados externamente al
556). El voltaje aplicado a la patilla de control de voltaje puede variar entre un 45 y
un 90 % de Vcc en la configuracin monoestable. Cuando se utiliza la
configuracin astable, el voltaje puede variar desde 1.7 voltios hasta Vcc.
Modificando el voltaje en esta patilla en la configuracin astable causar la
frecuencia original del astable sea modulada en frecuencia (FM). Si esta patilla no
se utiliza, se recomienda ponerle un condensador de 0.01F para evitar las
interferencias.
Reset 1 (patilla 4): Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de
salida a nivel bajo. Si por algn motivo esta patilla no se utiliza hay que conectarla
a Vcc para evitar que el 556 se "resetee".
Salida 1(patilla 5): Aqu veremos el resultado de la operacin del temporizador, ya
sea que est conectado como monoestable, astable u otro. Cuando la salida es alta,
el voltaje ser el voltaje de alimentacin (Vcc) menos 1.7 Voltios. Esta salida se
puede obligar a estar en casi 0 voltios con la ayuda de la patilla de reset
1(normalmente la 4).
Disparo 1(patilla 6): Es en esta patilla, donde se establece el inicio del tiempo de
retardo, si el 556 es configurado como monoestable. Este proceso de disparo ocurre
cuando este pin va por debajo del nivel de 1/3 del voltaje de alimentacin. Este
pulso debe ser de corta duracin, pues si se mantiene bajo por mucho tiempo la
salida se quedar en alto hasta que la entrada de disparo pase a alto otra vez.
GND (patilla 7): es el polo negativo de la alimentacin, generalmente tierra.
Disparo 2 :Patilla 8
Salida 2 :Patilla 9
Reset 2 :Patilla 10
Control de voltaje 2:Patilla 11
Umbral 2 :Patilla 12
Descarga 2 :Patilla 13
Vcc (Patilla 14): Alimentacin, es el pin donde se conecta el voltaje de alimentacin
que va de 4.5 voltios hasta 18 voltios (mximo). Hay versiones militares de este
integrado que llegan hasta 18 Voltios.
Referencias:
Sistemas Digitales Principios y Aplicaciones (Ronald Tocci, Widmer y
L.Moss)
http://electronicavm.files.wordpress.com/2011/04/c-i-555.pdf
http://es.scribd.com/doc/61811068/el-temporizador-555
http://es.wikipedia.org/wiki/Circuito_integrado_555
http://tecnopiron.webcindario.com/ejemplos%20ipelectricidad/circuitos555.pdf