LAPORAN AKHIR PRAKTIKUM

SISTEM DIGITAL

NAMA

: ALI FAHRUDDIN

NIM

: DBC 113 046

KELAS

:K

MODUL

: III(MULTIPLEKSER dan DEMULTIPLEKSER)

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS PALANGKA RAYA
2013

BAB I
TUJUAN DAN LANDASAN TEORI
1.1 Tujuan Praktikum
1. Mahasiswa dapat mahasiswa rangkaian multiplekser menggunakan
gerbang dasar
2. Mahasiswa mengetahui prinsip kerja multiplekser
3. Mahasiswa dapat membuat rangkaian demultiplekser menggunakan
gerbang dasar
4. Mahasiswa mengetahui prinsip kerja demultiplekser
1.2 Landasan Teori
MULTIPLEKSER DAN DEMULTIPLEKSER
1. Multiplekser
Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang
menerima beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan
satu data input masuk ke output, yang diatur oleh input selektor. Oleh karena itu,
MUX memiliki fungsi sebagai pengontrol digital.

MUX memiliki kanal input lebih besar dari 1 (minimal 2 atau kelipatan 2), dan
hanya memiliki 1 kanal output. Jumlah selektor dilihat dari banyaknya kanal
input (n).
Penggunaan Multiplekser
Multiplekser dapat digunakan pada :

Seleksi data

Data routing (perjalanan data)

Multiplekser biasanya menentukan perjalanan data dari satu sumber data
diantara beberapa sumber ke satu tujuan.

Operation sequencing (pengurutan operasi)

Konversi parallel ke seri

Kebanyakan system digital memproses data biner secara parallel (seluruh
bitsecara serentak), karena teknik ini lebih cepat. Tetapi apabila data ini
harus disalurkan ke tempat-tempat yang relative jauh, susunan parallel ini
menjadi tidak efektif, karena memerlukan banyak saluran transmisi.Oleh
karena itu, data biner berbentuk parallel sering diubah menjadi bentuk seri
sebelum disalurkan ke tujuan yang jauh.

Menghasilkan bentuk gelombang

Menghasilkan fungsi logika

2. DEMULTIPLEKSER
Demultiplekser (De-Mux) atau disebut juga distributor data. De-Mux memiliki
satu kanal input yang didistribusikan ke beberapa kanal output. Selektor input
menentukan ke output mana input data akan didistribusikan. Jumlah selektor
dilihat dari banyaknya kanal output. Diagram umum dari demultiplekser
ditunjukkan oleh gambar dibawah ini

BAB II

LANGKAH KERJA
PROSEDUR PERCOBAAN
I.

Multiplekser

1. Multiplekser 2-1
a. Rangkaian Multiplekser 2 ke 1 dapat dibuat seperti Gambar 3.1. A dan
B adalah data masukkan, S adalah sinyal pemilih, dan Y data keluaran.

Gambar 3.1 Rangkaian Multiplekser 2-ke-1

b. Rangkaian Gambar 3.1 ke dalam papan Trainer seperti ditunjukkan pada
Gambar 3.2.

c. Lakukan percobaan dengan cara memberi sinyal masukkan pada

masukan A,B, dan S dari unit INPUT, dan mengamati hasil keluaran Y
pada LED OUTPUT. Lakukan sesuai tabel 3.1.
Tabel 3.1. percobaan Multiplekser 2-1

S
0
0
0
0
1
1
1
1

Masukan
A
0
0
1
1
0
0
1
1

B
0
1
0
1
0
1
0
1

Keluaran
Y

2. Multiplekser 4-1
a. Rangkaian Multiplekser 4 ke 1 dapat dibuat dari tiga buah multiplekser
2-1 seperti ditunjukan pada Gambar 3.3. sinyal A,B,C, dan D adalah
data masukan, S0 dan S1 adlah sinyal pemilih (selector), dan Y adalah
data keluaran.

Gambar 3.3 Multiplekser 4-1

b. Rangkailah Gambar 3.3 ke dalam Trainer seperti ditunjukkan pada

Ganmbar 3.4.

c. Lakukan percobaan dengan cara memberi sinyal masukan A,B,C, D, S0,

dan S1 dari unit INPUT, dan mengamati hasil keluaran Y pada LED
OUTPUT.
Lakukan sesuai dengan Tabel 3.2.
Tabel 3.2. percobaan Multiplekser 4-1.
S1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1

S0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0

Masukan
D
C
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0

B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1

A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

Keluaran
Y

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

d. Rangkailah Multiplekser 4-1 juga dapat disusun seperti Gambar 3.5.

Rangkailah dalam papan Trainer, dan lakukan pengujian seperti
sebelumnya.
e. Buatlah kesimpulan terhadap keseluruhan hasil percobaan.

Gambar 3.5 rangkaian Multiplekser 4-1

II.

Demultiplekser
1. Demultiplekser 1-2
a. Rangkailah demultiplekser 1 ke 2 dapat dibuat seperti Gambar 3.6. IN
adalah data masukan, s adalah sinyal pemilih, dan Y0 dan Y1 adalah data
keluaran.

b. Rangkailah Gambar 3.6 kedalam papan Trainer seperti ditunjukkan pada

Gambar 3.7.

Gambar 3.7 Rangkaian Demultiplekser 1-2 pada papan Trainer

c. Lakukan percobaan dengan cara memberi sinyal masukan pada masukan
IN dan S dari unit INPUT, dan mengamati hasil keluaran Y0 dan Y1 pada
LED OUTPUT. Lakukan sesuai dengan Tabel 3.3.
tabel 3.3. percobaan Demultiplekser 1-2
Masukan
S
0
0
0
0
1
1
1
1

Keluaran
IN
0
1
0
1
0
1
0
1

Y1

Y0

2. Demultiplekser 1-4
a. Rangkailah Demultiplekser 1-4 dapat disusun seperti Gambar 3.8.
b. Rangkailah rangkaian Gambar 3.8. dalam papan Trainer

Gambar 3.8. Rangkaian Demultiplekser 1 ke 2

c. Lakukan percobaan dengan cara memberi sinyal masukan S0,S1, dan
IN dari unit INPUT, dan mengamati hasil keluaran Y3, Y2, Y1, dan Y0
pada LED OUTPUT. Lakukan sesuai tabel 3.4.

Tabel 3.4. Percobaan demultiplekser 4-1

S1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Masukan
S0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

IN
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Y3

Keluaran
Y2
Y1

Y0

BAB III
PEMBAHASAN
I. Multiplekser
1. Multiplekser 2- 1
Rangkaian pada Multiplkser pada gambar 3.1. terlihat ada tiga inputan dan
satu keluaran. Pada rangkaina ini terdapat tiga gerbang yaitu gerbang INV,
gerbang AND dan gerbang OR.
-

Gerbang INV
Gerbang INV disini hanya sebagai pembalik masukan jika inputan bernilai
nol ( 0 ) maka keluaran yang di hasilkan akan bernilai satu ( 1 ).

IN

OUT

Gerbang AND
Dimana gerbang AND akan mengeluarkan keluaran satu ( 1 ) bila ke dua
masukan bernilai satu ( 1 ).

IN1

IN2

OUT

Gerbang OR

Dimana gerbang OR akan mengeluarkan keluaran satu ( 1 ) jika salah satu

inputan bernilai satu ( 1 ).

IN1

IN2

OUT

Gambar 3.1.
Setelah gambar 3.1. di rangkai ke dalam papan Trainer inputan A dan
Inputan S yang sudah di NOT kan masuk kedalam gerbang AND yang ada di atas,
dan Inputan B dan inputan S juga masuk ke dalam gerbang AND yang berada di
bawah . Kedua keluaran gerbang AND masuk lagi kedalam gerbang OR hasil dari
keluaran gerbang OR itulah yang menjadi hasil Outputan dari Gambar 3.1. Maka
hasilnya adalah :
Masukan

Keluaran

1. Multiplekser 4- 1.

Gambar 3.3.
Pada rangkain gambar 3.3. terdapat enam buah gerbang AND, tiga buah gerbang
INV dan tiga buah gerbang OR. pada rangkaian ini sama seperti rangkain gambar
3.1. yang terdapat tiga buah gerbang dalam satu rangkaian bedanya hanya dari
Inputan, jika pada gambar 3.1. ada tiga inputan maka pada gambar 3.3. ada Enam
inputan yaitu A,B,C,D,S0, dan S1. Dimana inputan A dan inputan S0 yang sudah
di NOT kan masuk kedalam gerbang AND pertama, kemudian inputan B dan
inputan S0 masuk kedalam gerbang AND yang kedua. Inputan C dan inputan S0
masuk kedalam gerbang AND yang ketiga baru kemudian inputan D dan inputan
S0 masuk kedalam gerbang AND yang keempat. Hasil dari keluaran gerbang
AND yang pertama dan hasil keluaran gerbang AND yang kedua dimasukan
kedalm gerbang OR yang pertama, kemudian keluaran gerbang AND yang ketiga
dan keluaran dari gerbang AND yang keempat di masukan pada gerbang OR yang
kedua. Hasil dari keluaran gerbang OR yang pertama dan inputan dari S1 yang
sudah di NOT kan kemudian di masukan pada gerbang AND yang berada di atas

dan hasil dari keluaran gerbang OR yang kedua dan inputan dari S1 juga di
masukan pada gerbang AND yang berada di bawah. Hasil dari gerbang AND yang
berada di bawah dan hasil dari gerbang AND yang berada di atas di masukan
kembali ke dalam gerbang OR hasil dari keluaran gerbang OR yang terakhir lah
yang menjadi keluaran dari rangkaian Gamabar 3.3. Maka hasilnya adalah

Masukan

Keluaran

Gambar 3.5.
Pada gambar 3.5. terdapat enam buah inputan dan satu keluaran yakni
A,B,C,D,S0,S1 dimana di dalam rangkain ini terdapat empat buah gerbang INV
delapan buah gerbang AND dan tiga buag gerbang OR. pada gerbang AND yang

pertama merupakan masukan dari inputan A dan S0 yang sudah di NOT kan
kemudian pada gerbang AND yang kedua merupakan masukan dari inputan B dan
inputan S0, pada gerbang AND yang ketiga merupakan masukan dari inputan C
dan inputan S0 yang sudah di NOT kan, dan pada gerbang AND yang ke empat
merupakan masukan dari inputan D dan inputan S0. Pada gerbang AND yang
kelima merupakan masukan dari keluaran dari gerbang AND yang pertama dan
inputan dari S1 yang sudah di NOT kan, kemudian pada gerbang AND yang ke
enam merupakan masukan dari keluaran gerbang AND yang kedua dan inputan
S1 yang sudah di NOT kan, pada gerbang AND yang ketujuh merupakan masukan
dari keluaran gerbang AND yang ketiga dan inputan dari S1, dan pada gerbang
AND yang terakhir yakni keluarn dari gerbang AND yang ketiga dan inputan dari
S1. Hasil dari keluaran gerbang AND yang ke lima dan yang keenam di masukan
ke dalam gerbang OR yang pertama. Dan hasil keluaran dari gerbang AND yang
ketujuh dan ke delapan dimasukan pada gerbang NOR yang ke dua. Hasil dari
keluaran gerbang NOR yang pertama dan yang kedua dimasukan kedalam
gerbang NOR yang ketiga . hasil dari gerbang NOR yang ketiga itulah yang
menjadi Outputan dari rangkaian ini. Pada gambar 3.5. hasil Outputnya sama
seperti gambar 3.3.
II. Demultiplekser
1. Demultiplekser 1- 2

Gambar 3.6.
Pada gambar 3.6. terlihat ada dua masukan IN dan S dan ada dua keluaran
Y0 dan Y1. Dalam rangkaian ini terdapat satu gerbang INV, dau gerbang AND,
dan dua gerbang NOR , pada gerbang AND yang pertama merupakan masukan
dari IN dan S yang sudah di NOT kan, pada gerbang AND yang kedua merupakan

masukan dari IN dan S. hasil dari keluaran gerbang AND yang pertama
merupakan keluaran untuk Y0 dan hasil dari keluaran gerbang AND yang ketiga
adalh keluaran untuk Y1. Maka hasilnya adalah :

Masukan

Keluaran

IN

Y1

Y0

Gambar 3.8.
Pada gambar 3.8. terlihat ada tiga masukan IN, S0, S1 dan empat
keluaranY0, Y1, Y2, Y3 dan memiliki 2 buah gerbang yaitu NOT dan AND.
Masukkan IN masuk ke semua gerbang AND tanpa di NOT kan. AND
yang pertama bertemu IN dengan NOT dari S0, AND kedua bertemu IN dengan

SO saja, AND yang ketiga bertemu IN dengan NOT S0, dan AND yang keempat
di AND kan antara IN dengan S0.
Hasil dari AND pertama bertemu dengan NOT S1 kemudian di AND kan
menjadi keluaran Y0, Hasil dari AND kedua bertemu dengan NOT S1 kemudian
di AND kan menjadi keluaran Y1, Hasil dari AND ketiga bertemu dengan S1
kemudian di AND kan menjadi keluaran Y2, Hasil dari AND keempat bertemu
dengan S1 kemudian di AND kan menjadi keluaran Y3.
Maka apabila dimasukkan dalam tabel kebenaran adalah
S1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Masukan
S0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

IN
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Y3
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1

Keluaran
Y2
Y1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0

Y0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0

BAB IV
KESIMPULAN
Multiplexer merupakan rangkaian logika yang menerima beberapa input
data digital dan menyeleksi salah satu dari input tersebut pada saat tertentu untuk
dikeluarkan pada sisi output, yang berfungsi sebagai data selector.
Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang
menerima beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan

satu data input masuk ke output, yang diatur oleh input selektor. Oleh karena itu,
MUX memiliki fungsi sebagai pengontrol digital. MUX memiliki kanal input
lebih besar dari 1 (minimal 2 atau kelipatan 2), dan hanya memiliki 1 kanal
output. Jumlah selektor dilihat dari banyaknya kanal input (n).
Demultiplekser merupakan rangkaian logika yang menerima satu input
data dan mendistribusikan input tersebut ke beberapa output yang tersedia, yang
berfungsi sebagai data distributor.
Demultiplekser (De-Mux) atau disebut juga distributor data. De-Mux
memiliki satu kanal input yang didistribusikan ke beberapa kanal output. Selektor
input menentukan ke output mana input data akan didistribusikan. Jumlah selektor
dilihat dari banyaknya kanaloutput.

BAB V
DAFTAR PUSTAKA
http://www.nurahman.com/watch?v=XHRipN-cZy4
http://aji_suhendra.blogspot.com/belajar_sistem_digital