Anda di halaman 1dari 14

1

Kata Pengantar
Segala puji bagi Allah SWT, yang telah memberikan rahmat dan
karunianya. Berawal dari rasa tanggung jawab saya menyelesaikan tugas
makalah dari Ibu Dosen mata kuliah Teknik Digital.Selain itu penyusunpun
berusaha mendalami suatu bidang ilmu yang masih asing dan belum penyusun
pahami mudah-mudahan dengan ini penyusun menjadi lebih memahami
tentang pembahasan materi ini. Saya selaku penyusun berusaha
menyelesaikannya semaksimal mungkin. Penyusun menyadari bahwa dalam
penulisan makalah ini masih banyak kekurangan, dan jauh dari kesempurnaan.
Mohon kiranya kritik dan saran yang membangun. Semoga bermanfaat. Amiin



Wonogiri, 1 Desember 2012










2

Daftar Isi
Kata Pengantar ......................................................................... 1
Daftar Isi ................................................................................... 2
Bab I Pendahuluan .................................................................... 3
A. Latar Belakang ............................................................... 3
B. Tujuan ............................................................................ 3
Bab II Pembahasan ................................................................... 4
A. Pengertian Flip-Flop ........................................................ 4
B. Macam-macam Flip-Flop .................................................. 5
Bab III Penutup ......................................................................... 13
A. Kesimpulan ..................................................................... 13
B. Saran .............................................................................. 13
Daftar Pustaka .......................................................................... 14















3

BAB I
PENDAHULUAN

A. Latar Belakang
Di dalam Teknik Digital kita mengenal istilah Flip-Flop. Flip-flop
merupakan suatu rangkaian sekuensial yang dapat menyimpan data
sementara (latch) dimana bagian outputnya akan merespons input
dengan cara mengunci nilai input yang diberikan atau mengingat input
tersebut. Flip-flop mempunyai dua kondisi output yang stabil dan saling
berlawanan. Perubahan dari setiap keadaan output dapat terjadi jika
diberikan trigger pada flip-flop tersebut. Trigernya berupa sinyal
logika 1 dan 0 yang continue.
B. Tujuan
Adapun tujuan pembuatan makalah ini adalah untuk memenuhi
tugas mata kuliah Teknik Digital dari Dosen. Selain itu agar lebih
mengerti tentang ilmu yang masih asing bagi saya ini.









4

BAB II
PEMBAHASAN
A. Pengertian Flip-Flop
Flip-flop adalah keluarga Multivibrator yang mempunyai dua
keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop
mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam
atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan
deretan pulsa berperiode T yang disebut jam sistem (System Clock atau
disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1:

Gambar 1 Keluaran dari pembangkit pulsa yang digunakan sebagai deretan
pulsa untuk sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp
diandaikan kecil terhadap T.

Rangkaian Flip Flop

Gambar 2 Rangkaian Flip-Flop

Berbeda dengan uraian materi sebelumnya yang bekerja atas
dasar gerbang logika dan logika kombinasi, keluarannya pada saat
tertentu hanya tergantung pada harga-harga masukan pada saat yang
sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping
itu bahwa sistem tersebut menghafal hubungan fungsional antara
variabel keluaran dan variabel masukan. Sedangkan fungsi rangkaian
flip-flop yang utama adalah sebagai memori (menyimpan informasi) 1
bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat
5

digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain
sebagainya.

B. Macam-macam Flip-Flop
Macam - macam Flip-Flop, antaralain:
1. RS Flip-Flop
2. D Flip-Flop
3. CRS Flip-Flop
4. J-K Flip-Flop
5. T Flip-Flop

1. RS Flip-Flop
RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan
keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar
selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang
memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1
dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not
pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan
output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika
0.
Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat
menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q
=1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang
diperlihatkan pada gambar berikut:



Gambar 3. RS-FF yang disusun dari gerbang NAND

Tabel Kebenaran:
6


Keterangan:
memory = 1/0
dont care = Q dan Qnot nilainya 1 atau 0
Q = 0 [reset]
Q = 1 [set]

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak
diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0
dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1 dan
R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0
maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

Simbol untuk SR Flip-flop sebagai berikut :
S Q
R Q
Normal
Keluaran
Komplementer
Set
Reset
Masukan

Gambar 4 Simbol SR Flip-Flop

Detak (Clok)
SR Flip-Flop di atas bekerja secara asinkron. Nilai S dan R dapat
berubah kapan saja dan dalam tempo yang tidak bersasmaan. Detak
(clock) ditambahkan pada sisi masukan untuk menjaga sinyal agar
bekerja dalam tenggang tempo yang bersamaan. Kendali ini membantu
flip-flop lebih stabil. Detak ditambahkan sebelum sinyal S dan R masuk
ke dalam rangkaian flip-Flop. Masing-masing sinyal masukan di
NAND-kan dengan detak.
7

Pada saat detak bernilai 0, tidak ada perubahan sinyal yang masuk
ke dalam flip-flop. Sebaliknya, jika detak bernilai 1 maka kondisi
keluaran flip-flop, Q, akan menyesuaikan dengan kondisi masukan S
dan R, berdasar aturan dalam tabel kebenaran.
SR Flip-Flop yang disempurnakan memiliki 3 sinyal masukan
dan 2 jalur keluaran.

Gambar 5 SR Flip-Flop ditambah Detak (Clock)
Simbol untuk SR Flip-Flop yang telah ditambahkan detak :
S Q
R Q
Normal
Keluaran
Komplementer
Set
Reset
Masukan
Detak CK FF

Gambar 6 Simbol SR Flip-Flop ditambah Detak (Clock)

2. D Flip-Flop (Flip-Flop Data)

D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer
pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan
pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input
D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output
Q berlogik 0.

Gambar 7 D Flip-Flop
8

Tabel Kebenaran:

Simbol
D Q
R Q
Normal
Keluaran
Komplementer
Set
Reset
Masukan
Detak CK FF

Gambar 8 Rangkaian D Flip-Flop
Pemicu Tepi
Aktif atau tidaknya suatu flip-flop dikendalikan oleh detak CK
yang masuk. Jika detak bernilai 1 maka flip-flop aktif. Kapankah
perubahan detak (Clock, CK) adalah dari pulsa yang senantiasa berubah
nilainya dari 0 ke 1 atau sebaliknya. Detak memiliki frekuensi.
Perubahan detak inilah yang dijadikan pemicu bagi komponen flip-flop
untuk berubah. Pada saat terjadi perubahan detak dari 0 ke 1 maka
gerbang-gerbang akan aktif dan nilai D akan masuk ke dalam flip-flop.
Perubahan flip-flop yang dipicu oleh perubahan tegangan detak
dari 1 ke 0 disebut pemicuan tepi (edge triggering), karena flip-flop
bereaksi pada saat detak berubah keadaan. Pemicuan terjadi pada awal
pulsa naik. Proses itu disebut pemicuan tepi positif. Perubahan
keadaan terjadi pada saat pulsa naik.
Diagram Detak (Clock Diagram)
Perubahan kondisi flip-flop disebabkan oleh perubahan detak,
dapat digambarkan dalam diagram detak, sebagai berikut :
9

CK
D
Q

Gambar 9Diagram Detak D Flip-Flop
Preset dan Clear
Preset dan Clear adalah dua buah jalur yang ditambahkan pada
flip-flop tanpa harus menunggu detak. Pengaktifan Preset menyebabkan
nilai flip-flop berubah langsung menjadi 1, apapun kondisi sebelumnya.
Pengaktifan Clear menyebabkan nilai flip-flop berubah langsung
menjadi 0.
Nilai Preset dan Clear tidak boleh sama-sama rendah karena akan
menyebabkan kondisi pacu. Bila Preset bernilai 0 dan Clear bernilai 1,
maka isi flip-flop akan di-reset. Sebaliknya jika Preset bernilai 1 dan
Clear bernilai 0 maka isi flip-flop akan di-set.
CK
D
Q
Q
Preset
Clear

Gambar 10 D Flip-Flop dengan Sinyal Preset&Clear
Simbol
Simbol D flip-flop dengan pemicuan tepi positif sebagai berikut :
D Q
CLK
Q
Detak FF
CLR
PR

Gambar 11 D Flip-Flop Pemicuan Tepi Positif
10

Tanda segitiga pada detak (CLK) menunjukan adanya proses pemicu tepi
untuk mengaktifkan flip-flop.

3. CRS Flip-Flop

Gambar 12 CRS Flip-Flop
Tabel kebenarannya:

Keterangan:
1 / 0 = memory
Q = 0 [reset]
Q = 1 [set]
CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah
terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan
Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan
S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan
tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S
dapat mengakibatkan perubahan pada output Q dan Q not.

4. J-K Flip-Flop
JK flip-flop sering disebut dengan JK FF induk hamba atau Master
Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan
Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K
dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe
11

7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat
pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF
sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya
berapapun input yang diberikan asal ada clock maka akan terjadi perubahan
pada output.

Gambar 13 JK Flip-Flop

Tabel Kebenaran :

JK Flip-Flop Master dan Slave
Flip-flopMaster-Slave dibangun agar kerja JK flip-flop lebih
stabil yaitu dengan menggabungkan dua buah JK flip-flop. Flip-flop
pertama disebut Master dan flip-flop kedua disebut Slave. Master
merupakan flip-flop yang diatur oleh sinyal pendetak pada saat naik
(positif), sedangkan Slave merupakan flip-flop yang diatur oleh sinyal
pendetak pada saat turun (negatif). Pada saat sinyal detak berada pada
kondisi naik, Master yang aktif dan Slave menjadi tidak aktif dan
sebaliknya pada saat sinyal detak pada kondisi turun, Master tidak aktif
dan Slave aktif.
J Q
CK
Q
Detak FF
CLR
PR
K
J Q
CK
Q
FF
CLR
PR
K

Gambar 14 JK Flip-Flop Master-Slave
12

5. T Flip-Flop
T flip-flop adalah kondisi khusus dari JK flip-flop Masukan T
dihubungkan dengan JK sekaligus. Pada T flip-flop, J dan K akan bernilai
sama 00 atau 11.

Gambar 15 T Flip-Flop

Tabel Kebenaran:

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi
clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah terminal input T
dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada
rangkaian Counter, frekuensi deviden dan sebagainya.
Simbol
J Q
CK
Q
Detak FF
CLR
PR
K

Gambar 16 T Flip Flop berasal dari JK Flip Flop






13

BAB II
PENUTUP

A. Kesimpulan
Kesimpulan yang penyusun dapat dalam membuat makalah ini
adalah Flip-Flop sebagai memori (menyimpan informasi) 1 bit atau
suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat digunakan
pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya.
Dan tentunya masih banyak kesimpulan lainnya yang bisa didapat para
pembaca setelah membacanya.
B. Saran
Agar lebih mengerti dalam pemanfaatan Flip-Flop ini sebaiknya
mempelajarinya lebih mendatail lagi dan mencari info-info di berbagai
sumber, bila perlu guru pendamping agar cepat mengerti dan akurat.










14

Daftar Pustaka

m4rry.blogspot.com/2011/01/rangkaian-flip-flop_16.html
sunarto-ok.blogspot.com/2008/09/flip-flop.html
www.slideshare.net/derist/bab-3-flip-flop
sumber : http://bagusrizal.blogspot.com/2013/04/definisi-flip-
flop.html akses tanggal 9-5-2014 pukul 5.00 wita