Anda di halaman 1dari 4

1

Transistores.
ResumenEn este informe se aplicaran los conoci-
mientos adquiridos en clase con respecto a la matriz
indenida de admitancias (MIA), aplicada a las diferentes
conguraciones de los transistores tanto BJT como FET.
Palabras ClavesResistor,MIA,BJT, FET, Admitan-
cia, Matriz indenida.
Abstract In this report the knowledge acquired in
class with respect to the indenite admittance matrix
(MIA), applied to different congurations of both
BJT as FET transistors were applied.
Keywords Resistor, MIA, BJT, FET, Admitance,
Indenite Matrix.
I. INTRODUCCIN
En el siguiente informe se aplicaran los conoci-
mientos con respecto a MIA, para hallar la matriz
indenida en los transistores BJT y FET. Y con
cada una de sus conguraciones establecer la matriz
denida para as analizar cada modelo.
II. MARCO TEORICO
BJT (Bipolar Junction Transistor). El trmino bipolar
hace referencia al hecho de que en la conduccin de
la corriente intervienen los dos tipos de portadores
(electrones y huecos). El termino junction (unin) hace
referencia a la estructura del dispositivo, ya que como
veremos a continuacin tenemos dos uniones pn en el
transistor y mediante la polarizacin de estas uniones
conseguiremos controlar el funcionamiento del disposi-
tivo.[1]
El transistor es un dispositivo de tres zonas o capas.
Podemos tener una zona de material tipo n en medio de
dos zonas de material tipo p, en este caso se denomina
transistor pnp, o bien tener una zona tipo p con dos zonas
tipo n a cada lado, en cuyo caso estaramos hablando de
un transistor npn.
Figura 1.
Figura 2.
Dado que el transistor nicamente tiene tres termina-
les, estos dos circuitos de polarizacin debern compartir
un terminal, esto dar lugar a las conguraciones de base
comn, emisor comn y colector comn, en funcin de
quien sea el terminal que comparten ambos circuitos de
polarizacin. [1]
Figura 3.
A los transistores de efecto de campo se les conoce
abreviadamente como FET (Field Effect Transistor) y
entre ellos podemos distinguir dos grandes tipos:
Transistor de Efecto de Campo de Unin: JFET (Jun-
ction Field Effect Transistor)
Transistor de Efecto de Campo Metal - xido -
2
Figura 4.
Figura 5.
Semiconductor: MOSFET (Metal Oxide Semiconductor
Field Effect Transistor)
En los transistores FET se crea un campo elctrico
que controla la anchura del camino de conduccin del
circuito de salida sin que exista contacto directo entre
la magnitud controlada (corriente) y la magnitud con-
troladora (tensin). De forma anloga a como en los
transistores bipolares existen dos tipos npn y pnp, en los
transistores de efecto de campo se habla de transistores
FETs de canal n y de canal p.
Una diferencia importante entre ambos tipos de tran-
sistores consiste en que mientras que los transistores
BJT son bipolares, es decir, en la corriente intervienen
los dos tipos de portadores (electrones y huecos), los
transistores FET son unipolares, en los que el nivel de
conduccin depender nicamente de un nico tipo de
portadores: de los electrones en los de canal n y de los
huecos en los de canal p. Una de las caractersticas ms
importantes de los FETs es su alta impedancia de entrada
con niveles que pueden varias desde uno hasta varios
cientos de megahmios, muy superiores a la que presen-
tan los transistores bipolares que presentan impedancias
de entrada del orden de unos pocos kilohmios. Esto
proporciona a los FET una posicin de ventaja a la hora
de ser utilizados en circuitos amplicadores.
Sin embargo, el transistor BJT presenta mayor sensi-
bilidad a los cambios en la seal aplicada, es decir, la
variacin de la corriente de salida es mayor en los BJT
que en los FET para la misma variacin de la tensin
aplicada. Por ello, tpicamente, las ganancias de tensin
en alterna que presentan los amplicadores con BJT son
mucho mayores que las correspondientes a los FET. En
general los FET son ms estables con la temperatura
y, normalmente, ms pequeos en construccin que los
BJT, lo que les hace particularmente tiles en circuitos
integrados (sobre todo los MOSFET). Una caracterstica
importante de los FET es que se pueden comportar como
si se tratasen de resistencias o condensadores, lo que
posibilita la realizacin de circuitos utilizando nica y
exclusivamente transistores FET. [1]
III. CALCULOS Y RESULTADOS
Anlisis BJT.[2]
Figura 6.
Hallando la matriz indenida se optiene:

ib
ic
ie

y
ie
y
re
(y
ie
+ y
re
)
y
fe
y
oe
(y
fe
+ y
oe
)
(y
ie
+ y
fe
) (y
re
+ y
oe
) y
3

V b
V c
V e

y
3
= y
ie
+ y
re
+ y
fe
+ y
oe
Analizando el transistor en conguracin base comn.
Para analizar este circuito tomaremos la matriz
indenida de admitancias y eliminaremos la columna y
la la correspondientes a voltaje de base y la corriente
de base ya que este nodo esta en referencia y obtenemos:
ie

ic

y
oe
(y
fe
+ y
oe
)
(y
re
+ y
oe
) y
3

V c
V e

y
3
= y
ie
+ y
re
+ y
fe
+ y
oe
3
Analizando el transistor en conguracin emisor
comn.
Para analizar este circuito tomaremos la matriz
indenida de admitancias y eliminaremos la columna
y la la correspondientes a voltaje de emisor y la
corriente de emisor ya que este nodo esta en referencia
y obtenemos:

ib
ic

y
ie
y
re
y
fe
y
oe

V b
V c

Analizando el transistor en conguracin colector


comn.
Para analizar este circuito tomaremos la matriz
indenida de admitancias y eliminaremos la columna
y la la correspondientes a voltaje de colector y la
corriente de colector ya que este nodo esta en referencia
y obtenemos:
ie

ib

y
ie
(y
ie
+ y
re
)
(y
ie
+ y
fe
) y
3

V b
V e

y
3
= y
ie
+ y
re
+ y
fe
+ y
oe
Anlisis FET.
En este caso se analizara el FET tomando la resistencia
innita entre Gate y Source con un valor R para as lograr
un anlisis requerido.
Figura 7.
Hallando la matriz indenida se optiene:

ig
is
id

y
id
0 y
id
y
fd
y
rd
(y
fd
+ y
rd
)
(y
id
+ y
fd
) y
rd
y
id
+ y
fd
+ y
rd

V g
V s
V d

Analizando el transistor en conguracin Dren comn.


Para analizar este circuito tomaremos la matriz
indenida de admitancias y eliminaremos la columna y
la la correspondientes a voltaje de dren y la corriente
de dren ya que este nodo esta en referencia y obtenemos:
is

ig

y
id
0
y
fd
y
rd

V g
V s

Analizando el transistor en conguracin Source


comn.
Para analizar este circuito tomaremos la matriz
indenida de admitancias y eliminaremos la columna
y la la correspondientes a voltaje de source y la
corriente de source ya que este nodo esta en referencia
y obtenemos:
id

ig

y
id
y
id
(y
id
+ y
fd
) y
id
+ y
fd
+ y
rd

V g
V d

Analizando el transistor en conguracin Gate comn.


Para analizar este circuito tomaremos la matriz
indenida de admitancias y eliminaremos la columna y
la la correspondientes a voltaje de gate y la corriente
de gate ya que este nodo esta en referencia y obtenemos:
id

is

y
rd
(y
fd
+ y
rd
)
y
rd
y
id
+ y
fd
+ y
rd

V s
V d

IV. DISCUSIN
Podemos observar que al analizar los transistores
en sus diferentes conguraciones con el mtodo de
la matriz de admitancias resulta menos complejo
en el momento de analizar el circuito.
Al alterar el modelo de pequea seal en el tran-
sistor FET utilizando una resistencia R en vez
de considerar una resistencia innita entre gate y
source se puede generar un anlisis matricial del
circuito que podra ser errneo en la realidad.
4
V. CONCLUSIONES
Se pudo corroborar que los conocimientos obteni-
dos en clase con respecto a la matriz indenida
de admitancias son de mucha utilidad a la hora de
analizar diferentes circuitos.
Sin importar la conguracin deseada, conociendo
la matriz indenida de cada tipo de transistor ya
sea BJT o FET se puede analizar de una manera
rpida el sistema
Al realizar dicho informe se adquiri mayor des-
treza en el anlisis de circuitos con la utilizacin
de la matriz indenida de admitancias.
REFERENCIAS
[1] http://www.virtual.unal.edu.co
[2] Sistemas electrnicos analgicos, un enfoque matricial - Luis
Enrique Avendao