Anda di halaman 1dari 10

UNIVERSIDADE FEDERAL DE SO CARLOS CCET

___________________________________________________________________________

UNIVERSIDADE FEDERAL DE SO CARLOS

Sistemas Digitais I ENGENHARIA ELTRICA


4o PERODO (2o SEM / 2014)
Prof. Dr.Giuseppe Antonio Cirino

RELATRIO NR. 3

PORTAS LGICAS e LGEBRA DE BOOLE


(REALIZADA EM 24 / 09 / 2014)

INTEGRANTES DO GRUPO:
NOME

RA

Luciano Nogueira

609870

Rafael Antonio de Sousa

609773

Vinicius Cunha

610712

RELATRIO ENTREGUE EM: 01 / 10 / 2014

ASSINATURA

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Introduo
Circuitos Digitais so circuitos eletrnicos que funcionam como base na
lgica binria, em que toda a informao guardada e processada como zero
e um. Esses circuitos operam com tenses que se encontram em faixas
determinadas que representam o binrio, no importando o valor da tenso.
So constitudos por associaes de blocos lgicos.
O Mapa de Karnaugh um mtodo de simplificao grfico para
encontrar a equao de sada de um circuito logico na forma mais simplificada.
Esse mtodo considerado mais eficaz que a lgebra booleana, visto que
simplifica a equao visando o menor erro possvel.

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Objetivos
O experimento tem como objetivo simular o funcionamento de um
elevador e controlar as funes atravs de circuitos lgicos e testar a
funcionalidade do mapa Veitch-Karnough para o circuito ABRIR e o circuito
ALARME.

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Procedimentos experimentais
Este experimento consistiu em projetar o circuito de um elevador atravs
de um circuito lgico. Para desenvolvimento do circuito, criou-se quatro
entradas e duas sadas. As entradas formadas foram FT, F1, F2 e M que
representam respectivamente o trreo, primeiro andar, segundo andar e M
representa o movimento do elevador. Quando o circuito apresenta nvel lgico
1, significa que o elevador est em um respectivo andar naquele momento.
Quando o circuito apresenta nvel lgico 0, significa que o elevador est
parado. Para M = 1, o elevador esta em movimento e para M = 0, o elevador
esta parado. A partir do circuito lgico, montou-se uma tabela-verdade. Com a
tabela-verdade foi possvel reduzir as expresses de sada por meio do mapa
V-K e as expresses encontradas foram montadas na protoboard para
comparar com os valores tericos com o prtico. Os resultados encontrados
sero discutidos posteriormente.

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Resultados e Discusso
Montamos um circuito lgico para controlar as funes do elevador. Ao
projetar esse circuito lgico, chegou-se a concluso que o mesmo possui
quatro entradas e duas sadas.

Circuito Lgico ABRIR.


Note que as entradas so M, FT, F1 e F2 na qual esto respectivamente
na ordem de deslocamento do elevador, trreo, primeiro e segundo andar. A
partir deste sistema, foi obtido uma tabela-verdade, que esta representada
abaixo.

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Tabela verdade Abrir.


Na sada abrir, obteve-se alguns valores X, isso significa que uma
situao que teoricamente pode acontecer, mas na situao real do elevador
ela considerada impossvel, no entanto, o elevador pode estar em dois
lugares ao mesmo tempo e quando isso ocorre, o alarme dispara
representando um nvel lgico 1.
Os Mapas de Karnaugh esto representados abaixo tanto para valores
tericos quanto para medidos.

Mapa de Karnaugh da sada ABRIRTEO

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Mapa de Karnaugh da sada ALTEO

Mapa de Karnaugh da sada ABRIRMED

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Mapa de Karnaugh da sada ALMED

O circuito referente ao alarme esta representado abaixo, juntamente com


a tabela verdade do alarme.

Circuito logico ALARME

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Tabela verdade Alarme

UNIVERSIDADE FEDERAL DE SO CARLOS CCET


___________________________________________________________________________

Concluso
O experimento realizado na pratica 3 foi satisfatrio. Podemos concluir
que tanto a sada ABRIR quanto a sada AL estavam operando de maneira
correta, no entanto o valor encontrado para a sada do alarme simulado foi um
pouco diferente do encontrado para os valores tericos. Os Componentes
utilizados

na

prtica

funcionaram

como

favorecendo os resultados no experimento.

seus

respectivos

datasheet,