2.1 Buses
BUS: Elemento responsable de establecer una correcta comunicacin entre dos o ms
dispositivos del ordenador, una caracterstica clave de un bus es que se trata un medio
de transmisin compartido, es por lo tanto el dispositivo principal de comunicacin.
El bus, quiz fuera mejor decir los buses ya que existen varios con diversas funciones,
es un circuito que conecta el procesador central con todo el resto de componentes de
la computadora. El bus sirve para que le llegue al procesador la informacin y las
solicitudes de trabajo, desde el exterior, y enve hacia afuera los resultados del trabajo
realizado
Pgina 1
El VL es una expansin homogeneizada de bus local, que funciona a 32 bits, pero que
puede realizar operaciones a 16 bits. VESA present la primera versin del estndar
VL-BUS en agosto de 1992. La aceptacin por parte del mercado fue inmediata. Fiel a
sus orgenes, el VL-BUS se acerca mucho al diseo del procesador 80486. De hecho
presenta las mismas necesidades de seal de dicho chip, exceptuando unas cuantas
menos estrictas destinadas a mantener la compatibilidad con los 386.
2.1.2 BUS DE DATOS
Est formado por varias lneas de control, cada una de las cuales transporta un bits a la
vez, el nmero de lneas depende del tamao de la palabra, si la palabra mide 32 bits
se necesita un bus de datos con 32 lneas de modo que todos los bits de una palabra
puedan trasmitirse al mismo tiempo. El bus de datos transfiere tanto las instrucciones
que provienen del procesador como las que se dirigen hacia l. Se trata de un bus
bidireccional.
Su funcionamiento es sencillo: en un bus, todos los distintos nodos que lo componen reciben
datos indistintamente, aquellos a los que estos datos no son dirigidos los ignoran y, en cambio,
ING. YURIDIA ANAYA RIOS
Pgina 2
El bus de direcciones, (tambin conocido como bus de memoria) transporta las direcciones de
memoria al que el procesador desea acceder, para leer o escribir datos. Se trata de un bus
unidireccional.
Lleva la comunicacin entre el CPU y la memoria. Por ejemplo debe haber un cdigo enviado
entre el CPU a la memoria para especificar una operacin de lectura y escritura.
El nmero de lneas utilizadas en el bus de control dependen del nmero total de comandos de
control que necesita la computadora, si una computadora tiene dos acciones de control se
necesitan N lneas pata el bus de control por que en N bits pueden definirse dos operaciones
diferentes.
Control: Lleva informacin referente al estado de los perifricos (peticin de interrupciones)
ING. YURIDIA ANAYA RIOS
Pgina 3
El bus de control (en ocasiones denominado bus de comando) transporta las rdenes y las
seales de sincronizacin que provienen de la unidad de control y
Pgina 4
5. ISA Bus.
El bus ISA
(
6. ISA AT Bus.
Fue introducido con los IBM-AT (80286). Ideado paraarquitecturas de 16 bits, posee
subdirecciones de 24 bits (direcciona hasta 16Mbytes) y es compatible, como no, con su
antecesor de 16 bits.
7. MCA.
(
Micro-Channel Architecture
Pgina 5
8. EISA
(
Ex
tendet Industry Satandard Architecture
). Es un bus ideado por 9fabricantes de ordenadores, para arquitecturas de 32 bits. Posee
velocidad de transferencia de 33Mbits/seg. Es compatible con el bus ISA. Este bus puede solo
ser controlado por microprocesadores 80386, 80486 o superiores, y es autoconfigurable.
9. SCSI
(
10. Futurebus
(IEEE 896.1 e IEEE 896.2). Es una normalizacin proyectada para equipos de muy altas
prestaciones, que puede considerarse como una evolucin de las normas Multibus II y VME.
Diseado para arquitectura de 64 bits. Permitela construccin de sistemas multiprocesador (de
hasta 32 procesadores)compartiendo memoria
Pgina 6
2.2 DIRECCIONAMIENTO
El direccionamiento de la memoria puede considerarse desde dos puntos devista:
Fsico y lgico . El primero se refiere a los medios electrnicos utilizadosen el ordenador para
acceder a las diversas posiciones de memoria. Elsegundo, a la forma en que se expresan y
guardan las direcciones. En esteepgrafe nos referiremos exclusivamente a la forma en que son
tratadas lasdirecciones de memoria del PC.
Desactiva las caractersticas del modo protegido. Para que sea compatible unsoftware
viejo con chip nuevo.
Pgina 7
Esta RAM ficticia se conoce como memoria virtual una simulacin conocida deantiguo en el
mundo de los mainframes, que fue introducida en la informticapersonal a partir del 8
0286. Este procesador ya dispona de un controlador hardware para este menester, de forma
que su manejo no significaba una gransobrecarga para el Sistema. Su funcionamiento se basa
en que cuando unaaplicacin necesita ms espacio y la memoria fsica est agotada, el
controlador de memoria virtual proporciona espacio auxiliar utilizando un fichero de
intercambio ("Swap file") situado en memoria externa (disco durogeneralmenteH2), donde se
almacena la informacin que no cabe en la RAM.
El modo protegido utiliza los registros de segmento como punteros a unos nuevosregistros de
direccin de 24 bits denominados tablas de descripcin ("descriptor tables"), que permiten
acceder a un mximo de (16 MBytes) de memoria fsica,de forma que los registros de
segmento son selectores que marcan el inicio deuna direccin de 24 bits. La memoria que se
haca accesible mediante estesistema se denomin memoria extendida
, para distinguirla de la antigua EMS. La posterior introduccin del 80386, con registros de 32
bits, permitidireccionar hasta (4 GBytes) de memoria externa.
ING. YURIDIA ANAYA RIOS
Pgina 8
Los nuevos micros incluyeron otras mejoras que permitan al Sistema Operativoun
funcionamiento ms cmodo y seguro de las aplicaciones cuando operaba enmodo
protegido Los mecanismos pertinentes estaban incluidos en el hardwareo al menos este
proporcionaba recursos al SO para realizarlos cmodamente,aunque desde luego, para sacar
provecho de estas mejoras el Sistema debaestar preparado ex profeso. El DOS no poda
utilizarlas, s en cambio los sistemasms avanzados del momento, como OS/2, Unix o
Windows.
2.3 TEMPORIZACIN
La temporizacin se utiliza para controlar periodos de tiempo, espera un tiempoestableci para
hacer algo.
Reloj
El reloj de una computadora se utiliza para dos funciones principales:
1. Para sincronizar las diversas operaciones que realizan los diferentessubcomponentes del
sistema informtico.
2. Para saber la hora.
El reloj fsicamente es un circuito integrado que emite una cantidad de pulsos por segundo, de
manera constante. Al nmero de pulsos que emite el reloj cadasegundo se llama Frecuencia
del Reloj.La frecuencia del reloj se mide en Ciclos por Segundo, tambin llamadosHertzios,
siendo cada ciclo un pulso del reloj. Como la frecuencia del reloj es devarios millones de pulsos
por segundo se expresa habitualmente enMegaherzios.El reloj marca la velocidad de proceso
de la computadora generando una sealperidica que es utilizada por todos los componentes
del sistema informticopara sincronizar y coordinar las actividades operativas, evitando el que
uncomponente maneje unos datos incorrectamente o que la velocidad detransmisin de datos
entre dos componentes sea distinta
Cuanto mayor sea la frecuencia del reloj mayor ser la velocidad deproceso de la computadora
y podr realizar mayor cantidad de instruccin es elementales en un segundo.
Pgina 9
Cada onda en esta seal mide un ciclo de reloj. Si el reloj del sistemafunciona a 100MHZ, esto
significa que hay 100 millones de ciclos del reloj en unsegundo. Cada accin en la
computadora se marca con un tiempo medianteestos ciclos del reloj y para realizarse, cada
accin toma cierto nmero de ciclosdel reloj. Cuando se procesa una solicitud de la memoria,
por ejemplo, elcontrolador de la memoria puede informar al procesador que los datosrequeridos
llegarn en seis ciclos de reloj. Es posible que el CPU y otrosdispositivos funcionen ms rpido
o ms lento que el reloj del sistema. Loscomponentes de distintas velocidades requieren un
factor de multiplicacin o unfactor de divisin para sincronizarlos. Por ejemplo, cuando un reloj
del sistemade 100MHZ interacta con un CPU de 400MHZ, cada dispositivo entiende quecada
ciclo de reloj del sistema es igual a cuatro ciclos de reloj del CPU; stosutilizan un factor de
cuatro para sincronizar sus acciones. Mucha gente asumeque la velocidad del procesador es la
velocidad de la computadora. Sinembargo, la mayor parte del tiempo, el bus del sistema y otros
componentesfuncionan a distintas velocidades.
1.- RESET DE ALIMENTACION (POR): Es una transicin positiva que genera unreset de
alimentacin y es usada solo en condiciones de encendido, no puedeemplearse para
reducciones en el voltaje de fuentes de alimentacin.Por ejemplo: cuando se mantiene
presionada la tecla de encendido por ms de30 segundos.
2.- RESET EXTERNO (RESET): Sube un nivel lgico 1 en menos de 2 ciclos dereloj, despus
que un dispositivo interno lo desactiva cuando la condicin dereset es detectada, la terminal
reset, es dirigida a 0 por un dispositivo interno en4 ciclos de reloj, entonces se desactiva. Si la
terminal despus de 2 ciclos dereloj tiene un valor 0 la CPU asume que ocurri un reset
externo, si la terminal es alta esto indica que el reset fue iniciado internamente por el sistema o
elmonitor de reloj.Por ejemplo: cuando se presiona directamente el botn de reset que
algunosordenadores tienen.
Pgina 10
4.- RESET DE MONITOR DE RELOJ: Esta basado en un conjunto internode resistor- capacitor
que produce una demora de tiempo sin ningn flanco dereloj, el monitor de reloj puede generar
opcionalmente un reset del sistema, lafuncin dl monitor de reloj puede ser habilitada o
deshabilitada por el bit decontrol.Por ejemplo: cuando el ciclo de reloj disminuye debido a la
fuente de energa.
Cuando se conectan tarjetas de la PC, un problema comn es igualar la velocidadde los ciclos
del bus con la de las tarjetas. Es comn que una tarjeta sea mslenta que el bus. As, El bus de
la PC esta diseado para resolver este problema.La seal ready del bus se puede usar para
extender la longitud del ciclo del buspara igualar una tarjeta lenta o para el bus del sistema
hasta que se sincronice con el ciclo de la tarjeta.
Los ciclos del bus 8088 normalmente son de cuatro pulsos y se describen por T1 hasta T4. En
algunos ciclos el hardware dela PC, automticamente inserta unpulso ocioso extra llamado TW.
La seal ready se usa para insertar estadosnuevos o adicionales de espera. Debido a que los
diferentes ciclos del busrequieren distintos tiempos, la seal ready se debe controlar de manera
diferente.El hardware de la PC no inserta estados de espera en los ciclos de lectura oescritura
a memoria, sino que esto lo hace la tarjeta usando la seal ready.Si se introduce un estado de
espera, entonces el tiempo normal de acceso a lamemoria (que es de 460 nseg con un reloj de
5 MHz) se alarga por un periodo dereloj (200 nseg) hasta 660 nseg
Pgina 11
2.4.1 ENMASCARABLES
Enmascarable (IRQ): un nivel bajo en esta lnea da lugar a una secuencia deinterrupciones en
la que se efecta los siguientes pasos:
3. Guarda del contenido del contador del programa y el registro en la pila eimpide otra
interrupcin pasando a un nivel alto 1.
Pgina 12
2.4.2 NO ENMASCARABLES
NMI una situacin de baja en esta lnea da lugar a una secuencia de interrupcinen la que se
efectan las siguientes operaciones:
Pgina 13
Para esto dispone de dos registros para cada lnea; el contador y el registro de direcciones.
Segn se refieran a operaciones de lectura (memoria dispositivo) o escritura (dispositivo
memoria) reciben distintos nombres porque su significado difiere:
Escritura: Direccin de inicio (Write starting address). Contador (Writestarting word count).
Lectura: Direccin actual de lectura (Read current address). Contador (Readremaining word
count)
Pgina 14
Elige las secuencias de video (el SRC) a usar para la realizacin del test.
Elige un mtodo de prueba para presentar las secuencias de video a los expertos y recopilar su
valoracin.
Pgina 15
Pgina 16