33

Faculdade Anhanguera
Sorocaba
Engenharia
de Controle
e
Automao Turma A 5
e 6 Semestre

ATPS de Eletrnica
Digital
Professor: Rogrio Ribeiro

2014

Sorocaba, 01 de Dezembro de 2014

CURSO DE GRADUAO
ENGENHARIA DE CONTROLE E AUTMOMAO
TURMA A - 5 E 6 SEMESTRE

ELETRNICA DIGITAL
ETAPA 3 e 4 DA ATPS

Alunos integrantes do grupo

Nomes

Ra

Emmanuel Alves Maria_________________________________3724672895

Gustavo P. da Silva_____________________________________3715676661
Joo Fernandes de Souza________________________________4237818478
Regis Aparecido de Oliveira______________________________4611884206
Tomaz Camilotti Catin__________________________________5213967947
Vanderson R. R. de Paula________________________________3715679334

Sorocaba, 01 de dezembro de 2014

FACULDADE ANHANGUERA
CENTRO UNIVERSITRIO ANHANGUERA DE SOROCABA SP
CURSO DE ENGENHARIA DE CONTROLE E AUTOMAO ELETRNICA
DIGITAL
SUMRIO
Etapa 3

Passo 1

Contadores

Contadores Assncronos

Contador Assncrono de Dcadas

Contador Assncrono Decrescente

Contadores sncronos
Contador sncrono crescente-decrescente

Etapa 2
1.

Passo
Relatrio Laboratrio

Referncia Bibliogrficas

Etapa 3
Passo 1

Contadores
Contadores so circuitos digitais que variam os seus estados, sob um comando de um clock
(relgio), de acordo com uma seqncia predeterminada.
So utilizados principalmente para contagens diversas, diviso de frequencia, e tempo,
gerao de formas de onda e converso de analgico para digital.
Basicamente, estes sistemas, so divididos em duas categorias: Contadores Assncronos e
Sncronos.

Contadores Assncronos
Um contador assncrono caracterizado por no possuir clock comum. O clock de cada flipflop (com exceo do primeiro) a sada do flip-flop anterior.

construdo a partir de flip-flops tipo T.

Os flip-flops tm a entrada T sempre em 1

Figura 1

Inicialmente, supem-se as sadas zeradas. Aplica-se um pulso de clock no primeiro flipflop, cuja mudana de estado na sada ocorrer na descida do clock.
O flip-flop seguinte mudar o nvel lgico na sada sempre que ocorrer a mudana (descida
do clock) de nvel lgico no flip-flop.
4

Figura 2

Contador Assncrono de Dcadas

Figura 3

Para contar de 0 a 9: somente quando as sadas apresentarem Q3Q2Q1Q0 = 1010 (2) = 10 (10)
A lgica auxiliar (porta NAND) zera todas as sadas e o contador reinicia a contagem.
5

Contador Assncrono Decrescente

Figura 4

O circuito que efetua a contagem decrescente se diferencia da contagem crescente apenas

pela forma de obteno dos clocks dos flip- flops: a partir das sadas complementares.

Um outro circuito com mesmo resultado pode ser obtido quando as sadas do contador so
extradas das sadas complementares dos flip- flops.
Figura 5

Figura 6

Varivel de controle: X = 1 contagem crescente

X = 0 contagem decrescente

Passo 2
Contadores sncronos
O atraso de propagao dos FF dos contadores assncronos limita a sua freqncia mxima.
Esse problema pode ser resolvido fazendo com que os FF mudem o estado de suas sadas no momento
em que ocorre a transio de clock. Essa configurao caracteriza os contadores chamados de
sncronos, sendo mostrada na Fig. 7
Figura 7

A anlise da lgica do circuito do contador mostra que os FF do tipo JK somente esto no

estado TOOGLE (J = 1 e K = 1) quando todas as sadas dos FF anteriores esto em nvel ALTO. Como
7

o sinal de clock comum a todos os FF, o atraso de propagao do contador ser o atraso de um FF
somado ao atraso das portas AND.
atraso total= tPD(FF)+tPD(AND).
Desta forma nesse tipo de contador o atraso no depende do nmero de bits, mas apenas da
tecnologia utilizada. Por outro lado, como o atraso de propagao menor, o contador sncrono pode
trabalhar com freqncias maiores que o contador assncrono.

Contador sncrono crescente-decrescente

O projeto de um contador sncrono crescente / decrescente necessita da insero de uma
varivel de controle. No nosso caso, vamos chamar essa varivel de controle de varivel Z, que ser
inserida no circuito combinacional da figura 8 para executar uma etapa de controle.
Figura 8

Etapa 4
Relatrio Laboratrio

DESAFIO:
Realizar a montagem em placa boarddo circuito apresentado e calcular a frequncia e
perodo em que os sinais emitidos se alternam em 1 e 0.
Formulas:
T = TL + TH
f=1
T
TL = 0,693 x RB x C
TH = 0,693 x (RA + RB) x C

Materiais:
8

RA = 1K
RA + RB < 6,6M
C = 500 pF

Calculo:
TL = 0,693 x RB x C

TH = 0,693 x (RA+RB) x C

TL = 0,693 x 100.000 x 10x

TH = 0,693 x (1000 + 100.000) x 10x

TL = 0,693

TH = 0,69993

T = TL + TH
f=
T = 0,693 + 0,69993
T = 1,39293 = 1,4s
f =
f = 0,7180 Hz

Esquema de pinagem:

Leitura da onda na sada do LM 555:

9

Concluso ps clculos:
Ps a concluso dos clculos, concluimos o perodo em que o led ficaria em estado 1 e
estado 0 assim variando intermitentemente em TL e TH.

Nesta figura podemos visualizar o momento exato em que o capacitor descarrega gerando o
pulso sobre o pino 6e7 mudando o estado da sada no pino 3.
Ao modificar os resistores e o capacitor de descarga alteramos o perodo e frequncia na onda
de sada do LM555.

Circuito em forma de blocos:

Circuito montado em sala:

10

AOLICAO DO CI 7476 AO LM 555

CIRCUITO:

FORMATO DA ONDA

CONCLUSO
Ao inserirmos o CI 7476 em conjunto com o LM 555, notamos que a porta Q1 ativa o sinal
1 2x o tempo do CK inicial e o Q2 4x o tempo CK inicial assim alternando as variaes.

11

Referncias Bibliogrficas
http://endigital.orgfree.com/combinacional/HLLl.htm
http://escolaindustrial.com.br/escolaindustrial.com.br/Apostilas/M-1113a-1100-AlunoPor.pdf
Sistemas Digitais : princpios e aplicaes / Ronald J. Tocci, Neal S. Widmer. 8 ed.

12