Teoria Sistemas Digitais I,

Engenharia Electrotcnica e de Computadores, 2 Ano 1 Semestre

LUT - uma espcie de pequena RAM que pode implementar qualquer funo lgica,
geralmente tem poucas entradas, no mais que um bloco logico de memria e cada
clula pode armazenar (guardar) zero ou um

SETUP TIME - o tempo mnimo durante o qual as entradas de um flip-flop(JK, D) se

devem manter estveis antes da transio activa do clock.

HOLD TIME - - o tempo mnimo durante o qual as entradas de um flip-flop(JK, D) se

devem manter estveis apos da transio activa do clock.

CORRIDAS CRITICAS Quando numa transio de estados muda mais que um bit na
memria (varivel de memoria) e o circuito evolui para um estado no desejado, para
solucionar este problema podemos usar elementos electrnicos de memria com
capacidade de sincronizao ou uma nova codificao dos estados de memria que
garanta a sequncia correcta de transies das variveis de memria.

FLIP FLOP MASTER-SLAVE o seu funcionamento efectua-se em 2 fases.

1 Fase temos T=1 em que abre o Master e mantem o Slave fechado, permitindo assim
que as entradas S e R determinem o estado das sadas internas do Master, no
havendo contudo qualquer variao das sadas do Slave, que so tambm as sadas do
Flip Flop Master-Slave.
2 Fase o T=0 e nesse instante o Master fechado e o Slave abre permitindo assim que
o que ficou memorizado nas sadas internas passe para as sadas externas.
(Outra explicao para o master slave)
A estrutura base so duas latch SR a Master e a Slave
1Fase - Enquanto clock=1 o Master sensvel (transparente) ao estado das
Entradas J K estando o slave bloqueado.
2Fase - Quando o clock transita para 0 o Master bloqueado e o seu estado
transferido para o Slave, agora transparente.

CIRCUITOS COMBINATORIOS - so aqueles que permitem prever os valores lgicos das

sadas num determinado instante em funo da combinao de valores lgicos nas
entradas do circuito no mesmo instante.

CIRCUITOS SEQUENCIAIS - so circuitos em que os valores das sadas num

determinado instante no dependem apenas dos valores das entradas nesse instante,
mas tambm da sequncia desses valores ao longo do tempo.

MARGEM DE RUIDO o mximo desvio permitido aos sinais de entrada sem que
haja mudana do estado logico. Quanto maior a insensibilidade da sada de uma porta
a presena de ruido, maior a margem de ruido.

FAN OUT - define o nmero de circuitos (entradas) que possvel ligar sada de um
circuito lgico.

FAN IN define o nmero mximo de sadas que podem ligar a uma entrada. Significa
leque de entrada e refere-se ao conjunto de informao das correntes de entrada.

MODELO DE MOORE - as sadas s dependem do estado do circuito e no das entradas

externas, isto quer dizer que, no modelo de Moore, as sadas num dado instante no
so sensveis aos valores lgicos presentes nas entradas externas nesse instante, e o
circuito na sada reage apenas ao seu passado e no ao seu presente.

MODELO DE MEALY as sadas dependem do estado do circuito e dos nveis da

entrada, neste resultam circuitos com menos nveis de estados e com uma matriz de
sada mais complicada.

FPGA so construdos a partir de uma clula logica, cada clula tem uma LUT, um Flip
Flop D e um mux 2:1. Cada clula logica pode ser conectada a outras pois uma clula
logica isolada no tem grande utilidade. Os FPGAs so normalmente utilizados para
projectos de hardware antes de serem produzidos em silcio.

ANDLD Faz a multiplicao do ltimo valor obtido/colocado com o calor LD ainda

anterior a esse.

ORLD - Faz a soma do ltimo valor obtido/colocado com o calor LD ainda anterior a
esse.

CIRCUITO DE 3 ESTADOS As sadas de 3 estados so idnticas as sadas em Totem

Pole existindo no entanto uma entrada enable que permite que os dois comutadores
estejam abertos simultaneamente. Nestas condies diz-se que a sada esta num
estado de alta impedncia, como se estivesse desligado do circuito.
Aplicao: Quando se pretende atravs de uma linha comum enviar dados de
diferentes dispositivos de origem para um nico dispositivo. Numa linha, num dado
instante s uma sada pode estar ligada, caso contrrio os valores lgicos de 2 sadas
geraria um conflito provocando um estado indefinido ou mesmo problemas fsicos ao
circuito.

TEMPO DE CICLO (PLC) - o tempo necessrio para o PLC ler as entradas, executar o
programa e escrever para a sada. Tem de ser curto para que as sadas reajam as
variaes das entradas e para que as variaes rpidas na entrada sejam lidas, pois
caso no seja corremos os riscos destas variaes mo serem lidas pelo PLC.

RAM (Random Access Memories) - so memrias onde possvel efectuar operaes

de escrita de dados e subsequentes operaes de leitura dos dados entretanto
escritos.

ROM (Read Only Memories) - so memrias que podem ser programadas (numa
operao de escrita) uma nica vez, em alguns tipos de ROM mais do que uma vez
(mas sempre poucas vezes). Ou seja, a operao corrente nas ROMs e de leitura,
durante o funcionamento normal dos sistemas em que estas memrias se inserem,
pelo que a operao de escrita nica ou muito pouco frequente.

UV-EPROM Memoria programvel pelo utilizador e pode ser apagada com exposio
a raiz Ultra Violeta, uma vez apagada, esta memoria pode ser reutilizada.

MEMORIAS EEPROM - (Electrically Erasable PROMs, ou ainda E2PROMs) so

EPROMs que podem ser apagadas e reprogramadas electricamente, sem necessidade
de as retirar do circuito em que esto inseridas. Do mesmo modo, so altervel um
nmero limitado de vezes (embora este numero seja grande).

SAIDA POR REL

o Vantagens:
O isolamento garantido pelo prprio rel.
Pouco sensvel a sobrecargas e sobretenses
Liga facilmente a circuitos AC ou DC
o Desvantagens
Tem vida limitada a alguns milhes de operaes.
Velocidade reduzida

SAIDA POR TRANSISTOR

o Vantagens:
Vida ilimitada
Rapidez de resposta.
o Desvantagens:
Sensveis a sobrecargas e sobretenses
S trabalham em DC, tipicamente 24 volt
2 Ampere

Gama de valores:
Complemento para 2:
Valor absoluto: