I.

INTRODUCCIN
La multiplicacin, la suma y la resta de dos Nmeros binarios se Hace con papel y
lpiz Por Adiciones sucesivas y corrimientos. Los circuitos multiplicadores hijo
ampliamente Usados en Sistemas Digitales, Estos Sistemas pueden Ser
implementados en Diversas Formas, ya mar en forma combinacional, en forma
secuencial Mediante el USO de registros y contadores o Mediante el USO DE UN
Arreglo lgico programable (PLA), ESTO de Acuerdo de Recursos y Posibilidades.
La multiplicacin de nmeros binarios se Lleva un cabo de la Misma forma de la del
que multiplicacin de nmeros Decimales. En Realidad El Proceso es ms simple,
ya Que las Cifras multiplicadoras hijo 0 o 1, de Modo Que Siempre se multiplica Por
cero o por Uno y no hay Cifras Otras POR.

II.
-

OBJETIVO
Se deber implementar y disear una calculadora bsica aadiendo los
componentes antes estudiados como el sumador y restador.

III.

MATERIALES
3 Protoboard.
1 Regulador de tensin 5V - LM7805.
1 Circuito Integrado TTL 7483, 7447, 7486, 7486.
1 Display nodo Comn.
1 m. de cable PAR telefnico o cable UTP.
1 Manual TTL/CMOS.
1 Diodo led rojo.
2 Dip swith de 4p.
1 pulsador de 2p.
2 Resistencias de 320.
9 Resistencias de 1K

III.

MARCO TERICO
3.1. Semisumador
Se denomina semisumador al circuito combinacional capaz de realizar la

suma
Aritmtica binaria de dos nicos bits A y B, proporcionando a su salida un bit
resultado de suma S y un bit de acarreo Co. En la siguiente figura se muestra la
tabla de verdad de este circuito con sus funciones, acompaado de un esquema del
Half-Adder.

Las salidas obtenidas a partir de la tabla de verdad son:

El bit de acarreo Co es 1, slo cuando A y B tienen el valor de 1; por tanto entre A
y B se puede establecer una operacin AND:

El bit de suma S es 1, slo si las variables A y B son distintas. El bit de acarreo es

0 a no ser que ambas entradas sean 1. Por consiguiente, la salida S puede
expresarse en trminos de la operacin OR Exclusiva:

A partir de esta tabla de verdad se puede observar que la suma puede

implementarse con una operacin XOR y el acarreo de salida con una operacin
AND.

3.2. Sumador completo

Este dispositivo nos ofrece una mejora del semisumador al cual se le aade
unacarreo de entrada. De esta manera podemos afrontar sumas de ms de un bit
para las cuales utilizaremos el acarreo de salida del anterior en el acarreo de
entrada del siguiente. As completamos la suma correctamente.
A continuacin vemos la tabla de verdad y un esquema.

La tabla de verdad. est dada por las reglas de la suma binaria.

Dado que podemos expresar la suma de dos bits con la operacin XOR, podemos
expresar la suma de dos bits y un acarreo de la siguiente forma:

El acarreo de salida ser 1 en dos circunstancias:

a.

Cuando las dos entradas A y B sean 1.

b.

Cuando la suma de las dos entradas sean 1 y el acarreo de entrada tambin

sea 1.
De all se obtiene lo siguiente simplificando a travs de mapas de

Karnaugh

De esta manera se puede implementar el circuito sumador completo usando dos

puertas XOR, dos puertas AND y una puerta OR.

Nota:
Tambin es posible implementar el sumador completo utilizando dos circuitos
semisumadores. El primer semisumador suma los dos bits, el segundo suma el
resultado con el acarreo de entrada. Habr acarreo de salida si cualquiera de los
dos
semisumadores genera un acarreo.

3.3. Sumador de 4 bits

En electrnica un sumador es un circuito lgico que calcula la operacin suma. En
los computadores modernos se encuentra el que se denomina Unidad aritmtico
lgica(ALU).
El sumador completo de 4 bits es una concatenacin de 4 sumadores binarios
completos de 1 bit, la concatenacin se realiza a travs de los terminales de acarreo
saliente(Cin) y acarreo entrante(Cout).

3.4. Sustraccin usando complemento 2

3.4. Multiplicador binario de 2 bits
Las operaciones realizadas en el algoritmo de multiplicacin son sumas y
decrementos. Analizaremos la operacin de multiplicacin con ejemplos bsicos en
binario, hasta llegar al producto de binarios de cuatro bits.
3.4.1. Multiplicador de un bit
Si las cantidades a multiplicar constan de un bit, el resultado
esperado es de un bit, y su representacin corresponde a una compuerta
AND. En la Tabla I se muestra la tabla de verdad del multiplicador, el que se

incluyen dos variables de entrada a0 y b0, y la variable de salida P0. El

diagrama del circuito multiplicador se muestra en la figura 1.

3.4.2. Multiplicador de 2 bits

Si las cantidades a multiplicar son dos cantidades de dos bits, (a1 a0) por
(b1b0)
, se toman en cuenta el producto de bit por bit, con lo que se generan cuatro
trminos, para realizar la suma, como se indica a continuacin.

IV. DESARROLLO DEL TEMA

4.1

SUMADOR COMPLETO

Es un circuito lgico combinacional que calcula la suma de dos variables.

Entrada
Salida
A
Sistema
B
sumador
FS
completo
(full
C
FC
adder)
Donde:

A y B = Entrada de datos
C = Carrier de entrada FS = Funcin de Suma FC = Funcin de
Carrier

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

A. Anlisis Sumador de 1 bit

ENTRADA
C
0
1
0
1
0
1
0
1

SALIDA
FA
0
1
1
0
1
0
0
1

FB
0
0
0
1
0
1
1
1

Donde FC = BC+AC+AB FS = A + B +C
B. Diseo de un sumador completo de
1 bit

Diseo de un sumador completo de 4 bits

C. Implementacin
La tecnologa a utilizar es TTL (Lgica Transistor a Transistor), el
circuito integrado utilizar es 7483.

 Cree la tarjeta, para este caso use el protoboard y pruebe el siguiente

diagrama.

4.2 RESTADOR BINARIO

Entrada

Salida
Sistema

B
S

sumador
Control

Donde:
A y B = Entrada de datos
S = Bit de Signo
FS = Funcin de Suma
FC = Funcin de Carrier
. Anlisis Restador de 1 bit
S
B
Donde
0
0
0
1
1
0
1
1

F
0
1
1
0

F = S+ B

FS
FC

B. Implementacin sumador restador de 4 bits

La tecnologa a utilizar es TTL (Lgica Transistor a Transistor), el circuito
integrado utilizar es 7483 y el 7486 (Control de signo).

DISEO DE UN MULTIPLICADOR
El multiplicador Para observar como puede implantarse un arreglo multiplicador
con un circuito combinatorio consideremos al multiplicacin de dos nmeros de 2 bits.
Los bits del multiplicando son C y D, los bits del multiplicador son A y B, mientras que el
producto es X0 X1, X2 y X3.
El primer producto parcial se forma al multiplicar D por AB.
La multiplicacin de dos bits D y A produce un 1 si los dos digitos son 1; de otra manera
produce un 0.
Esto es identico a una operacin AND y puede lograrse con una compuerta AND; en el
diagrama veremos que el primer producto parcial se forma mediante dos compuertas
AND.
El segundo producto parcial se forma al multiplicar C por AB y se recorre una posicin a
la izquierda.
Los dos productos parciales se suman con dos circuitos semisumadores.

Por lo general hay ms bits en los productos parciales y ser necesario utilizar
sumadores completos para producir la suma.
Notese que el bit menos significativo no tiene que recorrer un sumador por que est
formado por la salida de la primera compuerta AND.

IV.

CONCLUSIONES
Se cumplieron las metas establecidas concretando satisfactoriamente la

implementacin del sumador binario y restador.

V.

REFERENCIAS BIBLIOGRFICAS

- Tokheim, R. L. (1984). Teora y Problemas de Principios Digitales (2da. ed.).

Mexico: Litogrfica Ingramex
-

Hernndez, M. (s.f.). Estructura de Computadores. Venezuela. Obtenido de

http://emp.usb.ve

Narvez, J. P. (s.f.). Sistemas Digitales - Sistemas de control secuencial.

Ecuador: M.H.

U.A.B.C. (2010). Universidad Autnoma de Baja California. Obtenido de

http://yori.mxl.uabc.mx/wp-content/uploads/downloads/2010/10/sumador.pdf

-http://fisica.udea.edu.co/~labgicm/Curso%20de%20circuitos%20logicos/2013_Clase_sumador%20completo.p
df

http://serdis.dis.ulpgc.es/~itis-sd/Transparencias0607/Tema13.pdf