Anda di halaman 1dari 22

Universidade Federal de Santa Catarina

Centro Tecnolgico
Programa de Ps-Graduao em Cincia da Computao

Arquitetura de Computadores
INE 641400

Aula 1
Arquiteturas CISC e RISC: histrico e caractersticas

Prof. Jos Lus Gntzel


guntzel@inf.ufsc.br
www.inf.ufsc.br/~guntzel/ine641400/ine641400.html

Arquiteturas CISC e RISC


CISC: Complex Instruction Set Computer
At a dcada de 1960, os softwares de sistema eram escritos em
linguagem de montagem (incluem-se os sistemas operacionais)
Era necessrio dar muito suporte de hardware programao
Para substituir seqncias de operaes aritmticas primitivas
Para mtodos alternativos indiretos de acesso memria
Para operaes aritmticas repetitivas
Para dar suporte chamada de procedimentos e passagem de
parmetros
Para dar suporte ao sistema operacional
Para dar suporte a sistemas multiprocessados
PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.2

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


CISC: Complex Instruction Set Computer
Conjuntos de instruo cada vez mais sofisticados, com
Muitas instrues, de tipos diferentes (100 a 300)
Muitos modos de endereamento (8 a 20)

Crena de que aumento de desempenho poderia ser obtido por


meio de instrues mais complexas

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.3

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


CISC: Complex Instruction Set Computer
Exemplos de arquiteturas CISC

Nome (ano)

# instrues

# modos de end.

VAX-11/780 (1978)

303

16

Motorola MC68020

109

18

Intel 386

111

Intel 486

> 117

11

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.4

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


CISC: Complex Instruction Set Computer
Efeitos Colaterais (1):
Necessidade de especificar diferentes parmetros em instrues
distintas, levando a instrues de vrios comprimentos
(usualmente, em bytes ou 16 bits)
Comprimento totalmente varivel (codificao de Hufman)
Codificao binria
Codificao mltipla do byte
aproveitamento da memria)

ou

da

palavra

(bom

Vrios formatos de instrues

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.5

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


CISC: Complex Instruction Set Computer
Efeitos Colaterais (1):
Instrues de vrios comprimentos (no mesmo conjunto)
Tamanho das
instrues

Nome
VAX-11/780
Motorola MC68000

2 a 57 bytes
1 a 5 palavras de 16 bits

Intel 8086

1 a 6 bytes

Intel 432

6 a 321 bits

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.6

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


CISC: Complex Instruction Set Computer
Efeitos Colaterais (2):
Grande complexidade do projeto
tempo de projeto mais longo
maior custo de desenvolvimento
maior possibilidade de erros de projeto
dificuldade no projeto do bloco de controle (microprogramado,
com at 400 Kbytes de microcdigo)

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.7

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


CISC: Complex Instruction Set Computer
Pergunta: Ser que as instrues extras realmente resultam
em aumento da velocidade de execuo?

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.8

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


Acesso a
operando

Acesso
memria

Movimenta
dados

Aritmticas
e Lgicas

MASM (%)

TurboC (%)

Lotus 1-2-3 (%)

Mdia (%)

Memria

37

43

43

41

Imediato

11

Registrador

55

46

52

51

indireto

12

15

12

direto

36

18

34

30

Displacement (relativo)

52

73

51

58

MOV

30

30

21

29

PUSH/POP

12

18

12

LEA

CMP

SAL/SHR/RCR

12

INC/DEC

ADD

1.5

4.5

JMP

1.5

1.5

LOOP

12

3Prof. Jos Lus Gntzel


4

12

OR/XOR
Controle e
Chamada

CALL/RET
3 slide 1.9
PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2
Desvio Condicional

12

10

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
Questes que levaram arquitetura RISC
1. O efeito das instrues complexas
2. Uso eficaz dos transistores na implementao em
circuito integrado VLSI
3. O overhead do controle microprogramado
4. O uso de compiladores

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.10

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
1. O efeito das instrues complexas
CISCs possuem um formato curto para as instrues
mais freqentes
RISCs simplesmente evitam instrues pouco usadas
(somente so implementadas instrues que sero usadas
freqentemente)

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.11

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
2 Uso eficaz dos transistores na implementao em circuito
integrado VLSI
It was found that hardware support for complex instructions is
not the most effective way of utilizing the transistors in a VLSI
processor (Katavenis, 1985)
tamanho do chip/complexidade X velocidade de funcionamento
(compromisso)
CISCs: bloco de controle ocupa mais de 50% da rea do chip
RISCs: bloco de controle ocupa menos de 20% da rea do chip

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.12

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
3. O overhead do controle microprogramado
Primeiros CISCs

usam controle microprogramado


Memria principal era lenta, feita de ncleos magnticos
ROM para armazenar o controle seria bem mais rpida que
a memria principal

RISCs

Era VLSI, memria semicondutora barata e rpida


Controle hardwired, mais rpido

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.13

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
4. O uso de compiladores
Compiladores no conseguem tirar proveito adequado das
instrues mais complexas (instrues mais exticas so
raramente usadas)
Compiladores capazes de usar as caractersticas RISC tm
sido desenvolvidos e aperfeioados

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.14

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Caractersticas
1. Poucas instrues, instrues simples
2. Instrues rpidas, com um throughput prximo de 1 (uma
instruo executada por ciclo de relgio)
3. Todas as instrues do mesmo tamanho (com pouca variao
de formato)
4. Poucos modos de endereamento
5. Nmero razovel de registradores de propsito geral (tip. 32)
Obs: throughput pode ser traduzido por vazo.

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.15

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Caractersticas (cont.)
6.
7.
8.
9.
10.
11.
12.
13.

Acesso memria somente com LOAD e STORE


Uso de instrues compare-and-branch
Operaes lgicas e aritmticas entre registradores
(instrues com trs endereos de registrador)
Poucos modos de endereamento
Poucos tipos de dados
Dados e instrues em memrias (caches) separadas
(arquitetura Harvard)
Uso de pipeline (simplificao do bloco de controle)
Bloco de controle hardwired (ao invs de microprogramado)

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.16

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
IBM 801: O Primeiro Computador RISC (1975-1979)

120 instrues (todas com 32 bits)


32 registradores de propsito geral
Acesso memria somente com LOAD e STORE
Operaes lgicas e aritmticas entre registradores (instrues
com trs endereos de registrador)
Dois modos de endereamento
Compilador dedicado (responsvel pelas otimizaes no cdigo)
Pipeline de 4 estgios
Implementao discreta (chips SSI/MSI em tecnologia ECL)

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.17

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
RISC I/II: Prottipos da UC Berkeley, California (1982-1983)

Tese de doutorado de Katevenis, orientado por David Patterson


RISC I: prottipo fabricado em um nico chip em 1982
RISC II: prottipo fabricado em um nico chip em 1983
RISC II deu origem ao processador comercial Sparc da SUN
MicroSystems (www.sun.com)

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.18

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
MIPS: Prottipo da Stanford University, California (1983)
John Hennessy, Mark Horowitz e outros
Prottipo fabricado em um nico chip em 1983
Originou o processador comercial MIPS, da MIPS Computer
System Corporation (www.mips.com)
A MIPS foi co-fundada por John Hennessy (in sabbatical)
Obs: atualmente, John Hennessy reitor da Stanford University.

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.19

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
RISC I, RISC II e MIPS: Caractersticas
caractersticas

RISC I

RISC II

MIPS

registradores

78

138

16

instrues

31

39

55

Modos de endereamento

Formatos de instruo

Estgios de pipeline

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.20

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


RISC: Reduced Instruction Set Computer
RISCs Comerciais
SUN Sparc
MIPS R2000, R3000, R4000, R5000
Motorola MC88100 (lanado em 1988)
59 instrues, todas com 32 bits
32 registradores de propsito geral
Operaes lgicas e aritmticas entre registradores (instrues
com trs endereos de registrador)
Acesso memria somente com LOAD e STORE
Arquitetura tipo Harvard (memria de dados e memria de
instrues
Pipeline de 4 estgios
PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.21

Prof. Jos Lus Gntzel

Arquiteturas CISC e RISC


Bibliografia
PATTERSON, D., HENNESSY, J., "Computer Organization and
Design: The Hardware Software Interface", 3rd edition,
Morgan Kaufmann-Elsevier, 2005.

PPGCC/UFSC
Arquitetura e de Computadores - trimestre 2009/2

slide 1.22

Prof. Jos Lus Gntzel