Anda di halaman 1dari 18

RESUMEN DE ECUACIONES PARA EL ANLISIS DE FETs

La siguiente tabla muestra las ecuaciones que definen las caractersticas de los transistores FETS con el
objeto de que se consulten en los problemas de anlisis.

En la tabla siguiente se resumen las ecuaciones de red para cada una de las configuraciones all
mostradas, la determinacin de tales ecuaciones se realiza aplicando correctamente las leyes de voltaje
de Kirchoff a las mallas de la red.

Tabla R1.
Configuraciones de polarizacin del FET
ANLISIS DEL JFET POLARIZADO EN CD
El anlisis de polarizacin de cd para el JFET para distintas configuraciones de red, se mostrara
mediante ejemplos demostrativos. El procedimiento genrico para el anlisis del JFET es el siguiente:

1. Trazar la curva de transferencia mediante los puntos clave de la ecuacin de Shockley


numerados en la Tabla T2.

2. Elegir la ecuacin de la recta de carga de la tabla r1, de acuerdo a la configuracin de la red.

3. Trazar la recta de carga sobre la curva de transferencia.

4. Hallar el punto de operacin Q.

5. Determinar los otros parmetros de la red, mediante las ecuaciones correspondientes de


acuerdo a la tabla r1.

Figura 8.2 Anlisis del


JFET bajo configuracin
de polarizacin fija
mediante la recta de
carga.

Figura 6.15
Anlisis del JFET
bajo configuracin
de
autopolarizacin
mediante la recta
de carga.

En particular es posible demostrar que para la configuracin de autopolarizacin, niveles crecientes de


RS acercan la recta de carga al eje ID (eje vertical).

Figura 8.6 Anlisis del


JFET bajo configuracin
por divisor de voltaje
mediante la recta de
carga.

Figura 8.8 Anlisis del


JFET bajo configuracin
de compuerta comn
mediante la recta de
carga.

ANLISIS DEL MOSFET TIPO DECREMENTAL POLARIZADO EN CD


El anlisis en cd del MOSFET de tipo decremental es muy parecido al anlisis del JFET en cd, debido a
la semejanza de sus curvas de transferencia, la principal diferencia est en la forma de graficar la
ecuacin de Shockley para valores positivos de de VGS. Ya que como se ha estudiado, el MOSFET
decremental permite valores positivos de VGS as como niveles de ID que exceden a IDSS.

Figura 8.10 Anlisis del MOSFET


tipo decremental de canal-n, con
configuracin por autopolarizacin,
mediante la recta de carga.

La recta de carga se muestra en la figura 8.12, entonces el punto de operacin es la interseccin entre
las dos curvas, es decir:

En particular es posible demostrar que para la configuracin de divisor de voltaje para el MOSFET
decremental canal-n, niveles crecientes de RS acercan la recta de carga al eje VGS (eje horizontal).
DISEO DE AMPLIFICADORES CON FETS

CONEXIN EN CASCADA DEL BJT

La figura 10.1 muestra una configuracin en cascada para un amplificador con acoplamiento RC
basado en transistores BJT. El siguiente ejemplo muestra la forma de analizar tal circuito.

Figura 10.1 Amplificador BJT en cascada con acoplamiento RC.

CONEXIN EN CASCADA DEL FET

La configuracin en cascada del FET se muestra en la siguiente figura.

Figura 10.2 Amplificador FET en cascada.


Definicin del factor de transconductancia gm
Antes de iniciar el anlisis del la conexin en cascada del FET, se definir un nuevo trmino asociado
con el anlisis de pequea seal del FET.

El siguiente ejemplo demostrativo ilustra el anlisis del FET en cascada.

CONEXIN EN CASCADA DE LA COMBINACIN FET- BJT

Es posible utilizar una combinacin de etapas FET y BJT para proporcionar una alta ganancia de
voltaje (BJT) y alta impedancia de entrada (FET).

Ejemplo demostrativo. Utilizar los resultados de polarizacin de cd de los ejemplos


anteriores del BJT y FET para calcular la impedancia de salida, la ganancia de voltaje y el voltaje de
salida resultante de la combinacin en cascada FET-BJT mostrada en la figura 10.3.

Figura 10.3 Amplificador FET en cascada.

Solucin.

AMPLIFICADOR DE POTENCIA DE CLASE A ALIMENTADO EN SERIE


En la figura 12.1 se muestra el amplificador de potencia clase A alimentado en serie, el circuito
bsicamente consiste en un BJT que alimenta una resistencia de colector RC, la cual funge como
resistencia de carga RL. Los resultados del anlisis se resumen la siguiente tabla.

Basado en los resultados presentados en la tabla anterior, se presentar un ejemplo demostrativo de


anlisis del amplificador operacional de potencia clase A alimentado en serie.

Figura 12.2 Circuito de amplificador operacional de potencia clase A alimentado en serie.

Circuito 3 .- Amplificador CASCODE con JFET


Es utilizado en previos para amplificadores de potencia con el fin de obtener altas ganancias de
corriente principalmente.

ANALISIS DC :

Para condiciones de diseo tomamos:

LLEVANDO A LA GRAFICA Q1 :
Como podemos ver se encuentra dentro del punto de trabajo.

LLEVANDO A LA GRAFICA PARA Q2 :

COMO PODEMOS OBSERVAR SE ENCUENTRA DNTRO DEL PUNTO DE TRABAJO.


ANALISIS AC .

CONVIRTIENDO LAS FUENTES DE CORRIENTE EN FUENTES DE VOLTAJE

Tomando en cuenta que :

Tomando en cuenta que :