UNIVERSIDADE DO VALE DO PARABA

FACULDADE DE ENGENHARIA, ARQUITETURA E URBANISMO

ENGENHARIA ELTRICA / ELETRNICA

MODELAGEM E SIMULAO DE UMA FONTE CHAVEADA COM ELEVADO

FATOR DE POTNCIA

WILLIAM DE CARVALHO FERRAZ

Orientador: Jos Ricardo Abalde Guede

Co-orientador: Antonio Carlos de Oliveira

So Jos dos Campos, SP

11 de Dezembro de 2012

RESUMO

As fontes chaveadas esto presentes na maioria dos equipamentos e a cada dia que passa
novas tecnologias so aplicadas e a correo do fator de potncia um avano a ser
incorporado em futuros projetos, pois trar diversos benefcios ao consumidor, aos
equipamentos alimentados por elas e a prpria fonte em si. Esta correo ser responsvel
pela diminuio do consumo de potncia reativa e consequentemente aumentando o seu
rendimento. Neste mbito, o presente trabalho tem como objetivo a modelagem e a simulao
de uma fonte chaveada estabilizada em 150V de tenso de sada, de 300W de potncia e que
apresente um elevado fator de potncia . A fonte foi concebida com base no circuito integrado
UC3854, que um componente que possui recursos de pr-regulao do fator de potncia. O
programa utilizado para a simulao foi o Power Simulation por ser mais adequado para a
rea de eletrnica de potncia e controle de sistemas dinmicos. As simulaes foram feitas
levando em considerao a tolerncia de erro de componentes comerciais para torna-la mais
prxima de um circuito real. Foram feitas simulaes da variao da tenso de entrada da rede
para obter o correspondente comportamento do fator de potncia e da estabilidade da tenso
de sada da fonte.

Palavras-chave: Fator de potncia; Fonte chaveada; Power Simulation; UC3854.

ABSTRACT

The switching power supplies are present in the majority of equipment and every day
new technologies are applied, thereby the power factor correction becomes an essential
technique for use in a switching power supply, as this will bring many benefits to the
consumer, equipment fed by the source and the source itself. This fix will be responsible for
the decrease in the consumption of reactive power which will increase the active power
consumption so that the source can generate more work thereby increasing the yield of the
same. In this context, this work aims at the modeling and simulation of a switching power
supply stabilized at 150V output voltage and 300W of power, which has a high power factor.
The source was designed based on the UC3854 integrated circuit which is a component that
has features of the pre-adjustment power factor. The program used was the Power Simulation
for being more appropriate to the area of power electronics and control of dynamic systems.
The simulations were performed taking into account the error tolerance of commercial
components to make it closer to a real circuit. Simulations were performed varying the input
voltage of the network to obtain the corresponding behavior of the power factor and stability
of the output voltage of the source.

Keywords: Power Factor, switching power supplies, Power Simulation; UC3854.

1. INTRODUO

Um dos principais problemas enfrentados atualmente pelo nosso pas conseguir suprir
o consumo de energia eltrica, que vem aumentando consideravelmente a cada dia que passa.
Segundo dados divulgados, em Julho de 2012, pela Empresa de Pesquisa Energtica (EPE), o
consumo nacional de eletricidade cresceu 4,2% e atingiu 223,4 mil GWh no primeiro
semestre deste ano, tendo o setor residencial e o setor comercial os segmentos que mais
contriburam para o crescimento deste ndice. Este fato advm principalmente do aumento
significativo do uso de eletrodomsticos e eletroeletrnicos nas residncias, do aumento de
equipamentos e maquinrios utilizados em comrcios, dentre outros aparelhos utilizados [1].
Com base nos dados relatados, observa-se que com a maior utilizao de equipamentos
surge a necessidade de aprimorar as suas fontes de alimentao, tornando-as mais eficazes no
fornecimento de energia, pois ao aumentar esta eficincia os equipamentos passam a consumir
mais potncia ativa e consequentemente menos potncia reativa, gerando assim um melhor
aproveitamento da energia fornecida pela rede.
O fator de potncia a razo da potncia ativa pela potncia aparente e surge por causa
da defasagem entre a tenso e a corrente. Em termos de potncia, um circuito de corrente
alternada possui a potncia ativa, que est associada a energia utilizada para realizar o
trabalho til, a potncia reativa, que no produz trabalho til, mas exige do gerador uma
corrente adicional que circula entre a carga e o gerador, e a potncia aparente, que a soma
vetorial de ambas as potncias descritas [2, 3].
A visualizao de como estas potncias esto correlacionadas dada pelo tringulo das
potncias mostradas na figura 1, onde possvel utilizar relaes trigonomtricas do para
achar o valor do fator de potncia [3].

Figura 1: Triangulo das potncias.

O fator de potncia um nmero adimensional variando entre 0 e 1 e quanto maior ele

for mais benefcios trar ao sistema. Tais benefcios podem ser uma menor queda de tenso,
diminuio do aquecimento dos componentes (menor efeito joule), menor consumo de
energia reativa, reduo das perdas de energia, aumento da vida til do equipamento. O
transformador estar menos carregado, possibilitando assim aumentar a carga sem aumentar a
sua capacidade.
O baixo fator de potncia ocasiona diversos problemas ao sistema como perdas de
energia, reduo da eficincia, aquecimento de componentes, dentre outros. Estes problemas
podem ser causados por cargas indutivas, capacitivas ou mistas. Com base neste problema a
necessidade de um circuito que corrija o fator de potncia se torna vivel, pois atualmente no
existe uma norma que determine qual deve ser o fator de potncia mnimo para unidades
consumidoras de baixa tenso, como as residenciais [4].
As fontes chaveadas tm seu principio de funcionamento baseado no regulador
chaveado o qual chaveia a corrente de um semicondutor (transistor ou MOSFET) em uma
frequncia elevada, com isso o transformador existente na fonte passa a ser leve e compacto,
quando comparado ao robusto transformador de uma fonte linear [5].
Para a determinao do nvel de amplitude este tipo de fonte possui um conversor
CC/CC. Estes conversores basicamente so compostos por duas chaves (um diodo e um
transistor), um indutor e um capacitor, sendo que o transistor uma chave ativa, pois o tempo
de conduo controlado.
Os conversores CC/CC so divididos em trs topologias e classificados quanto relao
da tenso de entrada e sada, sendo a primeira o conversor abaixador ou buck, que converte a
tenso de entrada em uma tenso de valor mais baixo na sada; j a segunda refere-se ao
conversor elevador ou boost, que converte a tenso de entrada em uma tenso mais elevada na
sada; a terceira topologia o conversor Abaixador-Elevador ou buck-boost, que pode
converter a amplitude da tenso de entrada em um valor maior ou menor na sada [5].
Neste trabalho sero abordados os conversores buck e boost. No conversor buck, a
amplitude da tenso de sada menor do que a tenso de entrada. Esta configurao possui
um rudo de entrada alto, devido ao transistor chavear diretamente a tenso de entrada, mas,
em contrapartida, o circuito possui um rudo de sada consideravelmente baixo, por ter um
capacitor e um indutor configurados como filtro passa baixa. Observa-se na figura 2 o
circuito bsico do conversor buck [5].

Figura 2: Circuito bsico do conversor buck.

Existem dois modos de operao, segundo a corrente que passa pelo indutor L, onde um
dos modos de conduo contnua que ocorre quando a corrente no indutor L no se anula
durante o perodo de operao. Isso significa que durante o funcionamento do circuito o
transistor e o diodo no deixam de conduzir ao mesmo tempo [5, 6].
Em relao ao funcionamento quando o transistor satura, a tenso de entrada ligada ao
indutor, capacitor e resistor, como a tenso de sada menor que a tenso de entrada durante o
tempo de conduo do resistor a corrente no indutor deve ser uma rampa crescente. Depois
que o transistor corta, gerado uma sobretenso que faz o diodo conduzir fazendo com que a
corrente no indutor gere uma rampa com inclinao negativa.
O modo de conduo descontnua ocorre quando a corrente no indutor L se anula em
um determinado instante de tempo, neste momento o diodo e o transistor deixam de conduzir
simultaneamente [5].
De acordo com o funcionamento a corrente de sada igual ao valor mdio da corrente
no indutor, com isso pode-se dizer que durante a conduo do transistor teremos uma corrente
no indutor na forma de uma rampa crescente. No entanto, durante a conduo do diodo a
corrente decresce at o ponto que anulada.
O conversor boost, utilizado para gerar uma tenso de sada maior que a tenso de
entrada, o qual tambm ser utilizado neste trabalho. Ao analisar o rudo de entrada e de sada
do conversor boost pode-se dizer que o inverso do comportamento do conversor buck, pois
a entrada do boost possui um indutor que minimiza a variao de corrente e possui rudo de
sada alto por causa da carga e descarga do capacitor. O circuito do conversor elevador
mostrado na figura 3 [6].

Figura 3: Circuito bsico do conversor boost.

A elevada frequncia de chaveamento gerada por um circuito conhecido como

Modulador por Largura de Pulso (do ingls, Pulse Width Modulation - PWM). O PWM
responsvel pelo tempo que o semicondutor ir permanecer conduzindo, pois se a potncia de
sada estiver baixa o semicondutor comandado para conduzir por mais tempo e se a potncia
de sada estiver alta o semicondutor conduzir por menos tempo [7].
Em relao s fontes lineares, as fontes chaveadas possuem diversas vantagens como
alcanar at 90% de eficincia enquanto as fontes lineares alcanam apenas 50%, obter uma
melhor regulagem da tenso de sada, diminuir o efeito joule, ou seja, menos energia
dissipada em calor, serem mais leves e menores alm de possuir maior interatividade com os
circuitos de corrente. Por outro lado, possui algumas desvantagens tais como a alta
complexibilidade de desenvolvimento do projeto e de montagem, componentes crticos
difceis de serem encontrados no mercado, maior sensibilidade a rudos e interferncias
eletromagnticas e menor confiabilidade devido ao alto nmero de componentes [8].
De acordo com os dados apresentados, observa-se que as fontes chaveadas so mais
viveis para a alimentao de um sistema mesmo apresentando algumas desvantagens, pois as
mesmas podem ser contornadas.
Para diminuir a sensibilidade a rudos e s interferncias eletromagnticas deve-se
adicionar ao circuito filtros e determinados tipos de blindagem, j a confiabilidade do sistema
pode ser aumentada devido aos inmeros circuitos integrados que renem determinadas
funes de uma fonte chaveada. Neste contexto, nota-se que as fontes chaveadas esto
avanando junto com a tecnologia, pois a cada dia as mesmas esto fazendo parte de mais
equipamentos.
Neste mbito, o presente trabalho aborda a anlise do funcionamento de uma fonte
chaveada que integre o recurso da correo do fator de potncia.
6

2. METODOLOGIA

A metodologia aplicada para este trabalho consiste basicamente na utilizao do

programa de simulao Power Simulation (PSIM) [9]. A escolha foi feita por que programa
apresenta uma excelente velocidade de processamento nas simulaes, quando comparado a
outros programas, alm de ser capaz de simular diversos tipos de conversor de energia e
circuito de controle. O PSIM utilizado para simulao de sistemas dinmicos, controle de
motores, controle de sistemas de malha aberta ou fechada e eletrnica de potncia.
O programa se divide em trs mdulos: o de gerao de esquemas eltricos (PSIM
Esquemtico), o de processamento da simulao (PSIM Simulador) e o de visualizao dos
resultados (Simview). Devido a esta concepo modular, o programa possui uma excelente
preciso na gerao dos resultados. Como complemento simulao, foi utilizado o programa
MATLAB para o modelamento de determinados diagramas.
O projeto foi dividido em trs blocos principais, sendo o primeiro referente ao
conversor AC/DC, que uma ponte retificadora seguida de um capacitor para minimizar as
oscilaes dos semi-ciclos, o segundo a correo do fator de potncia, j o terceiro bloco
refere-se estabilizao da fonte, conforme mostrado na figura 4:

Figura 4: Diagrama de blocos do Projeto.

2.1. Correo do fator de potncia.

O bloco de correo do fator de potncia (do ingls Power Fator Correction - PFC)
composto por um conversor boost operando no modo de conduo contnua, que o mais
adequado para potncias elevadas, e o circuito integrado UC3854, que utiliza a correo de
fator de potncia ativa e possui todas as funes de controle necessrias para construir uma
fonte de alimentao. O circuito integrado possui diversas caractersticas, tais como:
7

Controle PWM Boost com fator de potncia de 0,99;

Distoro harmnica da corrente de linha < 5%;

Operao Full-Range sem necessidade de chaves auxiliares;

Regulao de linha Feedforward;

Modo de controle por corrente mdia;

Baixa sensibilidade a rudos;

Baixa corrente de funcionamento;

Driver PWM com frequncia fixa;

Multiplicador/Divisor analgico com baixo offset;

Driver de Gate de 1A Totem-Pole;

Tenso de referncia de preciso

Para realizar a correo do fator de potncia em tempo real o CI UC3854 faz a

amostragem da tenso de sada e compara com a tenso de referncia, em seguida
comparada com a tenso retificada e a corrente de entrada. Com este sinal gerado um sinal
PWM que se ajusta conforme a necessidade, melhorando assim o fator de potncia e deixando
a tenso e a corrente de entrada em fase. O diagrama com a configurao bsica do sistema
foi retirado da referncia [10] ilustrado na figura 5.

Figura 5: Configurao bsica do PFC [10].

Para iniciar o modelamento do circuito corretor do fator de potncia foram fixados os

parmetros do projeto, conforme mostrado na tabela 1.
8

Tabela 1: Especificaes do Circuito PFC

Parmetros de projeto

Valores Utilizados

Tenso media de sada

400 V

Potncia total de sada

400 W

Tenso de Entrada

100 230 Vrms

Frequncia de chaveamento

100k Hz

Variao na corrente do indutor

20%

Variao na tenso de sada

1%

De acordo com os dados iniciais apresentados na tabela 1, podem-se dimensionar os

componentes que so interligados ao circuito integrado para ajust-lo como pr-regulador de
elevado fator de potncia. O circuito corretor do fator de potncia pode ser observado na
figura 6.

Figura 6: Circuito corretor de fator de potncia.

Com base no circuito corretor de fator de potncia foi realizado o dimensionamento dos
componentes, baseado nas especificaes fornecidas pela Unitrode, fabricante do CI UC3854
[10, 11].

2.2.Clculo do indutor e do capacitor do conversor boost.

Para o clculo do capacitor e do indutor boost necessrio determinao da corrente
de pico (Ipico), da variao da corrente no indutor (I), da tenso de entrada (Vin), da potncia
de entrada (Pin) e o ciclo de trabalho (D). A corrente de pico dada pela expresso (1).

.
(

(1)

A variao da corrente no indutor (I) de 20% do valor da corrente de pico, conforme

estipulado na tabela 1. O ciclo de trabalho do PWM (D) dado pela expresso (2), onde se
deve considerar o valor de pico da tenso de entrada (Vin (pico)) e a tenso de sada (Vo).
(

(2)

Podendo assim definir o indutor do conversor boost, considerando a frequncia de

chaveamento do transistor (fs), conforme mostrado na expresso (3).

(3)

Com o indutor definido o prximo componente foi o capacitor de sada do conversor

boost (Co), onde o calculo de sua capacitncia definido pela expresso (4).
=

.
#

!" . "
$ #

(4)

2.3.Clculo dos componentes do circuito corretor do fator de potncia.

Obtido os valores dos componentes do conversor boost, iniciou-se o dimensionamento
dos componentes do circuito de correo do fator de potncia, definindo primeiramente o
sensor de corrente, onde ser calculado o valor de um resistor com a finalidade de limitar a
10

corrente inserida no CI. Para este clculo foi obtido o valor da corrente de pico mxima
atravs da expresso (5).

(&'() = %

(5)

Com o valor da expresso (5), calculou-se o resistor do sensor de corrente utilizando a

expresso (6) e de acordo com caractersticas internas do componente a tenso no resistor
(Vrs) de 1V.
* =

+,

(6)

( -.)

Definido o resistor do sensor de corrente calculou-se a tenso mxima de pico que

poder ser inserida no sensor de corrente, conforme mostrada na expresso (7).
)=%

/0 (

(&'() . *

(7)

Em seguida foi realizado o dimensionamento do circuito de proteo contra

sobrecorrente, onde primeiramente realizou-se o clculo da sobretenso atravs da expresso
(8) e definiram-se os valores dos resistores utilizados como divisor de tenso conforme
mostrado na expresso (9).
/0 (1 234 '35') = %
*

+, (

(1 234 '35') . *

708 -09-) .:;<=

+>?

(8)

(9)

O prximo passo foi definir os componentes para a amostra do valor mdio de tenso da
rede obtido aps a ponte retificadora. Para este clculo deve-se obter a tenso mdia de
entrada utilizando a expresso (10) e obedecer s expresses (11) e (12), onde a soma dos
resistores Rff1, Rff2 e Rff3 no podem ultrapassar 1M.
/ @ (&B ) = / @ (& @) . 0,9

(10)

11

FGG = 1,414F =

( J ) . :
:

LM:

M:

( J ) . (:

/ = 7,5/ =

LM:

M:
M:

(11)

K)

(12)

Aps estes clculos, determinou-se o valor do resistor que limita a corrente do

multiplicador, pois segundo o datasheet do componente a corrente mxima de entrada do
multiplicador de 600A e a expresso que determina o valor do resistor dado pela
expresso (13) [12].

*P- =

($QR)

(13)

STT.LTUV

O prximo componente o resistor que limita a corrente na tenso de referncia, este

resistor chamado de Rb1 e deve ser da resistncia de Rvac. J para definir os resistores de
sada do multiplicador, primeiramente deve-se determinar a corrente mnima atravs da
expresso (14). Definido este valor dimensionou-se os resistores de sada Rset e Rmo por
meio das respectivas expresses (15) e (16).
(

%' (& @) =

8"

:WQX

K,YZ
. - (

+, (

(15)

) .L,L

. - (

(14)

(16)

Utilizando-se o resistor Rset e a frequncia de chaveamento do circuito calculou-se o

valor do capacitor que junto com Rset formam o oscilador. O capacitor pode ser calculado
com a expresso (17).

"

= :

L, Z

,>[ .

(17)

12

A seguir foram calculados os valores dos componentes que compem o compensador

de erro da corrente, onde o primeiro passo estipular a variao de tenso existente no sensor
de corrente empregando a expresso (18) e o ganho do amplificador com a expresso (19),
devido a caractersticas internas do CI UC3854 deve-se considerar uma tenso de 5,3V para
Vs.

/0 =

. :,

(18)

\ .

= ,

(19)

+,

Por meio dos valores encontrados determinaram-se os resistores de realimentao Rci

e Rcz, onde uma das determinaes do fabricante que Rci seja igual ao Rmo e Rcz seja
calculado pela expresso (20). Com isso, resolveu-se a expresso (21) determinando a
frequncia do compensador.
*

= ] - . *
=

(20)

_[ . :, . :X`
, .

a\ . :X

(21)

Com a frequncia do compensador pode-se ajustar o valor do capacitor para a

frequncia do zero utilizando a expresso (22) e ajustar o capacitor com a frequncia de
chaveamento para reduzir a sensibilidade ao rudo, sendo calculado com a expresso (23).

bc

L
a .

. :X`

L
a .

. :X`

(22)

(23)

Definido o compensador de erro da corrente seguiu-se calculando os componentes do

compensador de erro da tenso, onde o primeiro passo definir o valor da tenso de pico na
sada do conversor por meio da expresso (24), lembrando que fr a frequncia da segunda
harmnica com o valor de 120Hz. J o ganho do compensador dado pela expresso (25) e

13

deve-se considerar a variao de sada (%Ripple), pois o conversor boost possui um rudo de
sada relativamente alto.

) =

/ (

]P- =

a. 0 . b .

WQ . %:
)
(

(24)

(25)

Logo aps determinado o valor do capacitor que foi utilizado na realimentao do

compensador e do resistor utilizado para dividir a tenso de sada para que a tenso na entrada
do compensador seja de 7,5V, dados pela expresso (26) e (27).

FG =

*PJ =

L
a . 0 . :W . eWQ

:W . +>?
+>?

(26)

(27)

A frequncia do polo do compensador de erro da tenso pode ser determinada atravs

do produto do compensador e do ganho do conversor boost, porm o fabricante aconselha que
a frequncia seja determinada pela expresso (28). Em seguida ajusta-se o valor do resistor
Rvf para que junto com o capacitor Cvf atuem como um oscilador na frequncia desejada. O
clculo do resistor Rvf foi realizado atravs da expresso (29).

GF

*P =

WQ

. :W . b . bW? . ( a)#

L
a . P . bW?

(28)

(29)

Finalizando o dimensionamento foi determinado o valor dos capacitores de

realimentao considerando a distoro na terceira harmnica e a contribuio da variao da
sada do CI de %. Para estes clculos so utilizadas as expresses (30), (31), (32) e (33).
%fg

]GG = SS,

(30)
14

G = h]GG . G3
GG1 =

GG2 =

(31)

L
a .

(32)

. :

L
a .

. :

(33)

2.4.Clculo do conversor buck.

O bloco referente estabilizao da fonte composto por um conversor buck, o qual ir
diminuir o nvel de tenso proveniente do circuito PFC, compens-la para que no haja
oscilao e estabiliz-la em 150V, que a tenso de sada especificada para o projeto. Para
projetar o conversor buck, deve-se especificar alguns parmetros que se deseja alcanar,
conforme mostrado na tabela 2.

Tabela 2: Especificaes do Circuito buck

Parmetros de projeto
Tenso de sada
Potncia Total de sada

Valores Utilizados
150Vdc
300W

Tenso mnima de entrada

395Vdc

Tenso mxima de sada

405Vdc

Frequncia de chaveamento

200kHz

Variao na corrente do indutor

20%

Variao na corrente de sada

1%

Com base nos dados relatados na tabela 2 pode-se iniciar o calculo dos componentes do
conversor buck. De acordo com o que j foi mencionado sobre o conversor buck, sabe-se que
quando a chave est conduzindo a transferncia de energia vai direto para sada. A tenso
mdia de sada, Vs, dada pela expresso (34)
/1 = . /4

(34)

15

Prosseguindo com os clculos para a determinao do indutor e do capacitor presentes

no filtro passa baixa de sada, devem-se aplicar as expresses (35) e (36).

2j k =

2j k =

(L

(35)

.l ($ ) .

(L
m.\.

) 8
.

(36)

2.5.Clculo do circuito compensador.

Com os componentes do conversor buck dimensionado, iniciou-se o projeto do circuito
compensador, onde o primeiro passo foi obter a funo de transferncia do filtro de sada
utilizando o mtodo das impedncias complexas. O desenvolvimento da funo de
transferncia pode ser observado nas expresses (37), (38), (39). O circuito do conversor buck
mostrado na figura 7, nota-se que em srie com o capacitor tem uma resistncia denominada
Rse que simula a resistncia interna dos capacitores eletrolticos, representando as
imperfeies no dieltrico e o uso do eletrlito fluido [13].

Figura 7: Conversor buck com resistncia de defeito.

]G(1) =

=
,p

[:o ( M: 8)]/(:o M L/ b M : 8)
=
,p

\M[:o ( M: 8)]/(:o M L/ b M : 8)

(37)

Como RL muito maior que Res, temos:

]G(1) =

=
,p

[:o ( M: 8)]/(:o M L/ b)
=
,p

\M[:o ( M: 8)]/(:o M L/ b)

(38)

16

Simplificando a expresso (38), resulta:

Gf(s) =

:o (b . : 8 . M L)
\ . b . :o . # M .(\ M :o . b . : 8)M :o

(39)

Acrescentando os valores da tenso de entrada e do PWM na expresso (39), resultar

na funo de transferncia do conversor, podendo ser analisada nas expresses (40) e (41).

Gv (s) =

wxyz
{

(s) =

](1) = ] (1).

L
,X

|} (~x . | . M L)

x . ~x . |} . # M .(x M |} . ~x . |)M |}

. V

(40)

(41)

Com a funo de transferncia do sistema definida, observou-se que o sistema possui

dois polos e um zero, sendo as respectivas frequncias representadas pelas expresses (42) e
(43).

G\b =

G:

L
. a . h\ . b

L
. a . : 8 . b

(42)

(43)

Em seguida foi determinado a frequncia do compensador (fo) que em torno de 1/10

da frequncia de chaveamento (fs). Com as frequncias determinadas o passo seguinte a
escolha do compensador e esta escolha foi realizada utilizando a tabela 3. Esta tabela foi
reproduzida da referencia [13].

17

Tabela 3: Tipo de compensao de acordo com as relaes entre as frequncias.

Tipo do compensador

Relao das frequncias

Tipo de capacitor de sada

Tipo II (PI)

f
f~ < f| < f < 2

Eletroltico, POS-cap.

Tipo III-A (PID)

f
f~ < f < f| < 2

POS-Cap, SP-Cap.

Tipo III-B (PID)

f
f~ < f < 2 < f|

Cermica

De acordo com a tabela 3 o compensador utilizado no projeto ser o Proporcional

Integral Derivativo tipo III-A e o circuito bsico representado na figura 8.

Figura 8: Compensador tipo III.

A funo de transferncia do compensador pode ser representada pela expresso (44).

(1) =

>
_[

= cX

(44)

Utilizando o mtodo das impedncias complexas, obtm-se a funo de transferncia

completa do compensador, sendo mostrada na expresso (45).

(1) =

( M :p= . bp= . ) . [ M . b? . :?= M :? ]

. :?= . bp= . (:p= . bp# . M L) . (LM . :? . b? )

(45)

Analisando a expresso (45), pode-se dizer que o compensador possui dois zeros e trs
polos e, de acordo com a referncia [13], o capacitor
e*

bL ,

pois os polos gerados por

geralmente possuem uma frequncia que muito maior do que a gerada por

18

* L . As expresses (46), (47), (48), (49) e (50) representam respectivamente as frequncias

dos dois zeros e dos trs polos.

cL =

c =

(46)

L
a . b? . :?= M :?

=0

L
a . :p= . bp=

(47)

(48)
L

(49)

a . b? . :?

(50)

a . :p= . bp#

Com as frequncias dos polos e dos zeros estipuladas, iniciou-se o dimensionamento

dos componentes que compem o circuito compensador, conforme as expresses (51), (52),
(53), (54) e (55), finalizando o dimensionamento dos componentes do projeto.

*bL =

bL

(51)

a . b? . ;#

L
a . b? . `#

a . . \ . b .
. b?

L
a . :p= . =

L
a . :p= . ;

,X

(52)

(52)

(54)

(55)

19

3. RESULTADOS E DISCUSSO

O esquema eltrico e a tela do programa utilizado na simulao podem ser observados

na figura 9 e no anexo A, onde o circuito proposto por este trabalho foi desenvolvido por
meio das expresses de dimensionamento previamente descritas, no qual foram obtidos os
valores dos componentes necessrios para o projeto e arredondados para valores comerciais
na tentativa de tornar a simulao o mais prximo do real, conforme listados no anexo B.

Figura 9: Esquema Eltrico completo do projeto.

Com o intuito de possuir um baixo rudo de sada, utilizou-se a tcnica de

cascateamento de topologias. Deste modo, ao colocar na sada do conversor boost um
conversor buck, o conversor resultante no gerou rudo na entrada nem na sada.
Considerando o rudo produzido pode-se dizer que um conversor ideal.
Baseando-se ainda no funcionamento do circuito, o modo de operao escolhido foi o
modo contnuo, pois nele a corrente no indutor nunca zero durante todo o perodo de
chaveamento. A corrente no indutor boost representada na figura 10 e de uma forma mais
detalhada na figura 11, observa-se que ela segue a corrente retificada de entrada.

20

Figura 10: Corrente no indutor.

Figura 11: Corrente no indutor detalhada.

O circuito responsvel pela correo do fator de potncia tem como base o CI UC3854
que internamente possui um compensador do tipo avano e atraso de fase, para o controle da
corrente, e um compensador do tipo proporcional-integral (PI), para o controle da tenso.
Estes compensadores esto constantemente analisando o comportamento do circuito e
controlando o MOSFET de acordo com a compensao a ser realizada, regulando assim o
fator de potncia. Com isso pode-se dizer que o circuito foi projetado para realizar a correo
visando potncia que ser consumida e que, portanto, na sada do estgio do PFC pode ser
colocado qualquer tipo de carga (indutiva, capacitiva ou mista) que o fator de potncia
continuar praticamente o mesmo. Na figura 12 esto representadas as formas de onda da
tenso e da corrente de entrada, mostrando que esses dois sinais esto praticamente em fase.
Para estes sinais foi utilizado o medidor de fator de potncia existente no PSIM e foi obtido
um fator de potncia de 0.98, conforme indicado na figura 13.

21

Figura 12: Formas de onda da tenso (azul) e corrente (vermelho).

Figura 13: Medidor de fator de potncia existente no PSIM.

Para a verificao do conversor buck, foi utilizado como entrada a sada do circuito de
correo do fator de potncia e realizou-se a medida da tenso de sada sem a compensao
do circuito, conforme mostrado na figura 14, na qual nota-se que a sada possui muitas
oscilaes no sendo capaz de ser estabilizada em 150V conforme definido no inicio do
projeto.

Figura 14: Tenso de sada do conversor buck.

22

Analisando a forma de onda de sada, substituram-se os valores dos componentes na

funo de transferncia apresentada na equao (41) e, assim, gerando o diagrama de Bode
(figura 15) e a resposta ao degrau unitrio (figura 16) do conversor buck por meio do
programa MATLAB.
Considerando a funo de transferncia do conversor buck e os diagramas apresentados
na figura 15 e na figura 16, observa-se que o sistema possui dois polos e um zero a serem
compensados e em relao resposta ao degrau unitrio observa-se que possui um coeficiente
de amortecimento entre zero e um e que um sistema sub amortecido com resposta oscilatria
amortecida [14].

Figura 15: Diagrama de bode do conversor buck.

Figura 16: Resposta ao degrau unitrio.

As frequncias dos polos e dos zeros foram definidas aps as anlises de bode
realizadas e descritas conforme a tabela 4, levando em considerao as relaes apresentadas
23

na tabela 3 definiu-se o compensador a ser utilizado. Com isso, realizou-se a anlise da funo
de transferncia do sistema e os clculos para a determinao dos componentes do
compensador, que tambm so apresentados em uma tabela no ANEXO B.
Definidos os componentes, foi possvel gerar o diagrama de bode do compensador,
conforme a figura 17, e a resposta ao degrau unitrio, conforme a figura 18, com isso foi
possvel analisar que o ele possui trs polos e dois zeros.

Figura 17: Diagrama de bode do compensador.

Figura 18: Resposta ao degrau unitrio.

O compensador foi ento adicionado ao circuito transformando-o em um sistema de

malha fechada, onde o diagrama de blocos do sistema mostrado na figura 19.

24

Figura 19: Diagrama de blocos do sistema de malha fechada com compensao.

Com o sistema compensado definido foi obtido o diagrama de bode (figura 20) e a
resposta ao degrau unitrio, onde possvel observar que a resposta ao degrau unitrio deixou
de ser oscilatria e rapidamente atinge a estabilidade, como mostrado na figura 21.

Figura 20: Diagrama de bode do sistema compensado.

Figura 21: Resposta ao degrau unitrio do sistema compensado.

25

Aps adicionar o circuito compensado ao conversor buck, mediu-se as sadas do

circuito obtendo um sinal de tenso estabilizada em 150V e um sinal de corrente tambm
estvel em 2A e com isso atingindo os 300W planejados para o projeto. Os sinais de tenso e
de corrente podem ser observados nas figuras 19 e 20.

Figura 19: Tenso de sada da fonte chaveada.

Figura 20: Corrente de sada da Fonte Chaveada.

Depois de finalizar o circuito juntamente com suas principais medidas, foi realizada
uma analise da variao do fator de potncia em relao s variaes de tenso existente na
rede monofsica e na rede bifsica, conforme a tabela 5.

26

Tabela 5: Variao do fator de potncia considerando a oscilao na rede eltrica

Tenso de entrada

Tenso de sada

Fator de potncia Potncia de sada

100 Vrms

150 Vdc

0,890

300 W

110 Vrms

150 Vdc

0,907

300 W

120 Vrms

150 Vdc

0,921

300 W

130 Vrms

150 Vdc

0,933

300 W

200 Vrms

150 Vdc

0,981

300 W

210 Vrms

150 Vdc

0,984

300 W

220 Vrms

150 Vdc

0,987

300 W

230 Vrms

150 Vdc

0,989

300 W

Com isso foi analisado que a fonte chaveada projetada possui um fator de potncia
relativamente alto, quando comparado a outros sistemas, e que possui um melhor rendimento
ao utilizar a rede bifsica, conforme observado.

27

CONCLUSO
O modelamento terico proposto pelo trabalho, que visava o desenvolvimento de uma
fonte chaveada estabilizada com a incorporao do fator de potncia, foi obtido com xito, no
qual por meio de circuitos de compensao obteve-se a estabilizao em 150V e uma potncia
de 300W. Esta fonte foi projetada com base na potncia a ser consumida e com isso possvel
colocao de qualquer tipo de carga que o circuito ir ajustar o fator de potncia.
A correo do fator de potncia foi alcanada com sucesso por meio da correo ativa e
pode-se afirmar que a fonte desenvolvida possui um menor consumo de energia reativa
possibilitando consumir uma potncia prxima da fornecida.
Os resultados obtidos atravs das simulaes foram satisfatrios, uma vez que a mesma
foi adaptada para se aproximar o mximo possvel do valor real, onde o valor do fator de
potncia se manteve alto e a fonte estabilizada, demonstrando ser vivel para uma possvel
aplicao prtica.
Este projeto tambm foi desenvolvido com o intuito de ser utilizado como modelo de
elaborao de fontes chaveadas, porm com outras caractersticas, pois o mesmo emprega o
uso do CI UC3854, na qual realiza a funo de pr-regulador de fator de potncia.
A elaborao do projeto envolveu o desenvolvimento da funo de transferncia do
conversor buck e do circuito compensador e em seguida a integrao de ambas foi realizada
tornando o circuito estabilizado.
Durante o desenvolvimento deste projeto foi possvel aplicar conhecimento adquiridos
em sala de aula para uma melhor elaborao do circuito eltrico, onde foram utilizados
conceitos de eletrnica analgica, controles de sistemas dinmicos, entre outros.

28

REFERNCIAS BIBLIOGRFICAS

[1] J. M. David, Resenha Mensal do Mercado de Energia Eltrica, n 59, (2012), 1.

[2] A. S. Martins, G. Bonan, G. C. Flores, Entendendo o fator de potncia, (2000).
[3] Fairchild Semiconductor, Aplication Note, v.42027, (2004).
[4] Copel, Fator de potncia: como transform-lo em um fator de economia, (2000)
[5] L. F. P. Mello, Projeto de fontes chaveadas: teoria e pratica, 1 edio, Editora rica Ltda,
So Paulo, (2011) 23-27.
[6] H. R. E. Larico, Conversor boost controlado em corrente aplicado ao retificador
monofsico, Maro de 2007, 181 f., Dissertao (Mestre em Engenharia Eltrica),
Universidade Federal de Santa Catarina, Florianpolis, (2007).
[7] V. Vourprian, Simplified Analysis of PWM Converters Using Modelo d PWM Switch
Part 1: Continuos Conduction Mode IEEE Transaction on Aerospace and Electronic Systems,
v.26, n3, (1990).
[8] Saber Eletrnica, Fontes Chaveadas: Revisando Conceitos Bsicos, (2010), Link:
http://www.sabereletronica.com.br/secoes/leitura/1613, Acessado em 10/09/2012.
[9] PowerSIM, http://www.powersimtech.com. Acessado em 07/10/2012
[10] L. H. Dixon, High Power Factor Switching Preregulator Design Optimization, Unitrode
Power Supply Design Seminar Manual SEM700, (1990).
[11] L. H. Dixon, Average Current Mode Control of Switching Power Supplies, Unitrode
Power Supply Design Seminar Manual SEM700, (1990).
[12] Texas Instruments, UC3854 Advanced High-Power Factor Pre-regulator, SLUS 329A
(2003), 1.
[13] A. M. Rahimi, P. Parto, P. Asadi, Application Note, v.1162.
[14] Ogata, Katsuhiko, Engenharia de controle moderno, 5 edio, Pearson Prentice Hall, So
Paulo, (2010) 11-36.
29

ANEXOS

Anexo A: Esquema eltrico da fonte chaveada com elevado fator de potncia.

Anexo B: Especificao dos componentes utilizados no projeto.

ANEXO A: Esquema eltrico da fonte chaveada com elevado fator de potncia.

ANEXO B: Especificao dos componentes utilizados no projeto.

Componentes
L
Lbuck
C
Cbuck
Ct
Ccz
Ccp
Cvf
Cff1
Cff2
Cf3
Cc1
Cc2
Rs
Rpk1
Rpk2
Rff1
Rff2
Rff3
Rvac
Rb1
Rset
Rmo
Rci
Rcz
Rvi
Rvd
Rvf
R1
Rse
Rf3
Rf1
Rc1

Valores Tericos
Indutores
800,88H
1.1mH
Capacitores
894,7F
10uF
1,66nF
599pF
99,47pF
126,4nF
130,02nF
552,62nF
--------------------------6,25nF
15,9pF
Resistores
0,16
--------------------------2,26k
916,7k
67,6k
15,7k
542k
135,5k
7,42k
3,43k
3,42k
15,6k
--------------------------9,74k
103,5k
----------------------------------------------------909,1
212,3k
94,24k

Valores comerciais
820F
2,2mH
910F
100uF
1,6nF
620pF
100pF
130nF
130nF
560nF
2,2nF
6,8nF
16pF
0,25
10k
2,2k
910k
68k
16k
560k
150k
7,5k
3,6k
3,6k
16k
510k
10k
110k
75
20m
910
220k
100k