multiprocesseurs
NSY 104
Jrme Dupire
Introduction
Objectifs
Augmentation du nombre dinstructions traites par seconde
Diminution des temps dexcution
Limitations
Technique des processeurs
Limites physiques de performance
Proposition
Dupliquer (associer) les capacits matrielles
Plutt que daugmenter la complexit de lunit (processeur)
NSY104
Jrme Dupire
NSY104
Introduction
UC
UC
UC
UC
UC
UC
Couplage
Niveau de couplage
reposant sur
larchitecture
mmoire et le
partage de celle-ci
FLOPS :
oprations virgule flottante par
seconde (en anglais, FLoating
point Operations Per Second). Le
nombre de FLOPS est une mesure
commune de la vitesse d'un
systme informatique.
Jrme Dupire
Taxonomie de Flynn
4 catgories
SISD
SIMD
MISD
MIMD
NSY104
Jrme Dupire
NSY104
SISD
Single Instruction Single Data
Ordinateur monoprocesseur
Jrme Dupire
NSY104
SIMD
Single Instruction Multiple Data
GPU
Processeur vectoriel
Synchrone
Exemple
Changement de
la luminosit dune image
Jrme Dupire
NSY104
MISD
Multiple Instruction Single Data
Exemple
Jrme Dupire
NSY104
MIMD
Multiple Instruction Multiple Data
SPMD
MPMD
Jrme Dupire
NSY104
Modle simplificateur
Une architecture peut se trouver dans plusieurs de
ces catgories
Jrme Dupire
NSY104
MIMD
Multiprocesseur monoprogramm
Multiprocesseur multiprogramm
Combinaison des deux
Jrme Dupire
NSY104
Architectures mmoire
Jrme Dupire
NSY104
Architectures mmoire
Multi-processeurs symtriques - SMP
Processeur
n niveaux de cache
Processeur
n niveaux de cache
Mmoire principale
Processeur
Processeur
n niveaux de cache
n niveaux de cache
E/S
Jrme Dupire
Architectures mmoire
NSY104
Jrme Dupire
NSY104
Architectures mmoire
directs
commutateurs
indirects
grilles multidimensionnelles
Jrme Dupire
NSY104
Architectures mmoire
Mmoire
E/S
Processeur
+ cache
Mmoire
E/S
Processeur
+ cache
Mmoire
E/S
Processeur
+ cache
Mmoire
E/S
Mmoire
E/S
Rseau dinterconnexion
Mmoire
E/S
Processeur
+ cache
Mmoire
E/S
Processeur
+ cache
Mmoire
E/S
Processeur
+ cache
Processeur
+ cache
Jrme Dupire
NSY104
Architectures mmoire
ou un SMP
2-8 processeurs
Faible cot
Rduction de la latence
Inconvnients
Jrme Dupire
NSY104
Jrme Dupire
Gain de performance
Acclration
Gain = Tpnormal/Tpamlior
Gain = Perfamlior/Perfsans amlioration
Tpa = (1-S)Tpn + S.Tpn/Ac
NSY104
Jrme Dupire
Mtrique CPI
NSY104
Jrme Dupire
NSY104
Temps
Migration
Duplication
Cache A
Cache B
Mmoire
1
CPUA lit X
CPUB lit X
Jrme Dupire
NSY104
Deux mthodes
Le rpertoire
Lespionnage
Jrme Dupire
NSY104
Linvalidation dcriture
Temps
Event
Bus
Cache A
Cache B
Mmoire
0
CPUA lit X
Miss
CPUB lit X
Miss
Invalid.
CPUB lit X
Miss
0
0
0
0
Jrme Dupire
NSY104
La diffusion dcriture
Temps
Event
Bus
CPUA lit X
Miss
CPUB lit X
Miss
Diffusion
CPUB lit X
Jrme Dupire
NSY104
Inconvnients
Jrme Dupire
NSY104
Mieux adapte
Mais qui peut devenir un goulet dtranglement
Jrme Dupire
Rpertoire distribu
dans le rpertoire
un seul endroit dans le rseau
NSY104
Jrme Dupire
NSY104
Rpertoire distribu
Objectifs
Partag
Non cach
Exclusif
Jrme Dupire
NSY104
Rpertoire distribu
Connaissance des processeurs qui ont une copie du bloc, lorsquil est partag
Jrme Dupire
NSY104
Jrme Dupire
Machine tats
Bloc de cache individuel
Systme rpertoire
Processeur local
Noir
Rpertoire rsident
Gris
NSY104
Jrme Dupire
NSY104
Jrme Dupire
NSY104
Processeur 64 bits
in order
Distribue les
instructions aux
SPE
Excute
linstruction si un
SPE ne peut le
faire
Jrme Dupire
Processeur vectoriel
SIMD RISC
4 units calcul flottant DP
4 units calcul entier
NSY104