Instrumentacin

micro/bit
Analizador de Impedancia / GananciaFase par
a PC
para

EDICIONES TCNIC
AS REDE
TCNICAS
Diciembre 2001

Instrumentacin

Analizador de Impedancia/Ganancia-Fase
para PC
J. Castell, J.M. Esp, R. Garca, V. Esteve

Dpto. Ingeniera
Electrnica. Universidad
de Valencia

Figura 1. Esquema de
bloques bsico.

Figura 2. Generador
controlado por tensin.

Un analizador de Impedancia/Ganancia-Fase es un instrumento de medida de gran utilidad para el estudio y

diseo de circuitos electrnicos. Este
potente dispositivo es capaz de obtener por separado los diagramas
tanto en mdulo como en fase de
cualquier red o circuito electrnico
que disponga de una entrada y una
salida. Con esta informacin, es posible por ejemplo, obtener la funcin
de transferencia de un determinado
circuito aunque se desconozca su
implementacin. En el mercado existen equipos de este estilo con grandes prestaciones siendo en general
de coste elevado y evidentemente de
consumo minoritario. En este artculo se presenta un analizador de Impedancia/Ganancia-Fase de coste reducido que precisa de una conexin
al puerto paralelo de cualquier PC
para representar los datos obtenidos.

obvio que para poder construir un

analizador de Impedancia/GananciaFase se precisa como mnimo, de un
generador sinusoidal para generar
un barrido de frecuencias, de un circuito capaz de medir amplitudes y de
otro circuito capaz de medir la diferencia de fase entre dos seales. El
analizador que se presenta en el presente artculo contiene cada uno de

estos bloques tal y como se puede

apreciar en la figura 1. La frecuencia
del generador sinusoidal es controlada por tensin y su valor es fijado en
cada momento por el programa de
usuario a travs del puerto del PC.
El funcionamiento bsico del analizador es el siguiente:
1. Cuando el usuario inicia el barrido de frecuencia, el programa de
usuario se encarga de colocar en el
puerto de salida del puerto paralelo
un valor de 8 bits que corresponde al
primer valor de frecuencia del barrido. Mediante un convertidor D/A, se
obtiene un valor de tensin correspondiente a dicho cdigo que controla la frecuencia de salida del generador sinusoidal.

Un analizador de Impedancia/Ganancia-Fase debe ser capaz de obtener con fiabilidad los diagramas de
amplitud y fase correspondientes a
un determinado circuito. En ambos
casos, se representan dichas variables
en funcin de la frecuencia. Estos tipos de analizadores deben poseer la
capacidad de generar una seal de
carcter sinusoidal y aplicarla directamente sobre la entrada de la red
que se desea medir. De este modo se
realiza un barrido de frecuencia sobre la red con un determinado criterio en lo que se refiere a los valores
de frecuencia inicial, intermedios, final,
nmero de puntos, barrido lineal o logartmico, etc... que normalmente es
seleccionado por el usuario. Para representar el diagrama de mdulo es necesario realizar el cociente entre las
amplitudes de salida y de entrada de
la red que se desea medir para cada
uno de los valores de frecuencia del
barrido. Por otro lado, para realizar la
representacin del diagrama de fase es
necesario obtener la diferencia de fase
entre las seales de salida y entrada de
la red, de nuevo para cada uno de los
valores de frecuencia. Por lo tanto, es

Diciembre 2001

Instrumentacin

2. La seal inyectada sobre la entrada de la red debe mantenerse un

determinado tiempo hasta que la
seal en la salida de la red sea estable.
3. Una vez estabilizada la seal de
salida de la red, se transfieren, previa conversin A/D, al puerto de entrada del puerto paralelo las lecturas
de tensin de los bloques medidor
de pico o amplitud y medidor de
fase.
4. El proceso se repite hasta que finaliza el barrido o el usuario detiene
el proceso.
Descripcin de los
bloques
A continuacin vamos a presentar cada uno de los bloques empleados en la implementacin definitiva
del analizador de Impedancia/Ganancia-Fase. Del diseo de cada uno
de estos bloques depender en gran
medida la fiabilidad del circuito. Los
bloques medidores de pico y de fase
tienen en comn que deben obtener
unos niveles de tensin de salida independientes de la frecuencia o amplitud de la seal de entrada. Esto
significa, por ejemplo, que el medidor de fase debe obtener la misma
tensin de salida para un desfase de
90 grados tanto a 10Hz como a
200kHz. Precisamente, estos son los
lmites de frecuencia mnimo y mximo que se han elegido para disear
el generador sinusoidal.
Generador

sinusoidal

Para obtener una medida del

desfase que introduce una determinada red, lo ms sencillo es que la
seal de entrada que se aplica sobre
la misma tenga una forma de onda
sinusoidal con un reducido factor de
distorsin. Por otro lado, se requiere
un generador cuya frecuencia de oscilacin sea controlada por una tensin externa y que adems sea lo ms
estable y preciso posible. Teniendo en
cuenta que el rango del barrido de

Diciembre 2001

frecuencia que necesitamos es de

10Hz hasta 200kHz, hemos seleccionado el circuito integrado ICL8038
debido a que cumple todos los requisitos mencionados. La frecuencia de
oscilacin es funcin de la tensin de
control y de una red externa formada por un par de resistencias y un
condensador. El mayor inconveniente que presenta este dispositivo es
que es incapaz de realizar el barrido
completo empleando solamente esos
tres componentes externos. Para solucionar este problema se ha optado
por conmutar mediante un rel, el
condensador de dicha red cuando la
frecuencia de oscilacin necesaria sea
mayor a 1kHz, tal y como se muestra en la figura 2. Este mtodo tiene
la ventaja de que aumenta el nmero de frecuencias que pueden ser seleccionadas por el usuario. El puerto
de salida del puerto paralelo es de 8
bits, es decir que podemos seleccionar 256 valores de frecuencia en el
rango 10Hz a 1kHz y otros 256 valores de frecuencia en el rango 1kHz
a 200kHz, exactamente el doble que
los posibles con un solo condensador.
Ha sido necesario emplear un
buffer entre la salida del ICL8038 y la
entrada de la red a medir. En primer
lugar, la red a analizar puede en ocasiones llegar a presentar una impedancia de entrada extremadamente
pequea, con lo cual se hace necesario proteger al integrado. Por otro
lado, tambin es interesante tener la
posibilidad de elegir un nivel de am-

plitud de la seal generada en funcin del tipo de red que se desee

medir. Por tal motivo se ha implementado un buffer de tipo no inversor, cuya ganancia es controlada
mediante un potencimetro que el
usuario puede graduar para obtener
una sinusoide de salida entre 1V y
5V.
Medidor de amplitud
El medidor de pico o amplitud
empleado es un circuito rectificador
de media onda y un condensador de
filtrado. Los diodos rectificadores son
de germanio con el fin de que puedan conducir cuando la seal de entrada sea de pequea amplitud. El
condensador de filtrado es de capacidad elevada debido a que debe
mantener la tensin de pico previamente rectificada el mximo tiempo
posible (figura 3). La tensin en extremos del condensador ser la medida de amplitud. El inconveniente
de este circuito es que dicho condensador, debe ser descargado antes de
realizar una nueva medida, es decir,
antes de enviar una nueva frecuencia
en el barrido. Por tal motivo, se ha introducido un transistor encargado de
descargar el condensador de filtrado
hecho que se producir cuando se
aplique una tensin positiva en su
base (ResetC). Se ha colocado un seguidor no inversor entre la entrada y
el rectificador con el fin de dotar al
mdulo de una elevada impedancia
de entrada.

Figura 3. Medidor de
amplitud.

Instrumentacin

Figura 4. Medidor de fase.

Figura 5. Medida de red

Medidor de fase

simple.

Figura 6. Medida de red

compuesta

El mdulo medidor de fase se

basa fundamentalmente en una
puerta de tipo XOR. Las sinusoides
obtenidas en la entrada y salida de la
red, se convierten en seales cuadradas de nivel TTL mediante sendos circuitos comparadores y son aplicadas
respectivamente a las dos entradas
de la puerta XOR. El resultado obtenido es una modulacin de anchura
de pulso PWM cuyo ciclo de trabajo
es funcin del desfase existente entre las sinusoides de entrada y salida
de la red, REFERENCE y TEST respectivamente. En realidad, lo que se requiere es una medida de tensin proporcional al desfase existente entre
las dos entradas. Por tal motivo, se
ha diseado un filtro pasa-bajo de
segundo orden encargado de realizar
la conversin de la seal PWM en un
nivel tensin, que es en definitiva, la
medida de la diferencia de fase (figura 4). No obstante, este sistema de
medida de desfase no es capaz por
s solo, de identificar cul de las entradas est retrasada frente a la otra.
Esto obliga a introducir un circuito
que sea capaz de obtener el signo de
la fase. Para ello, se ha empleado un

biestable tipo D con entrada de reloj

activa por flanco de subida. La salida del biestable ser un nivel lgico
que indicar el signo de la fase.
Descripcin del
sistema
Hasta el momento, hemos descrito por separado cada uno de los
bloques. Con anterioridad han sido
empleadas las etiquetas OUTPUT, REFERENCE y TEST. El punto del circuito marcado con la etiqueta OUTPUT
se corresponde con la salida del generador sinusoidal (figura 2). Esta seal ser inyectada en el lugar del circuito que el usuario desee, que normalmente ser la entrada de la red o
circuito que se est analizando. El
punto TEST se corresponde con la
lectura de amplitud de salida de dicha red. Por ltimo, el usuario tiene
la opcin de situar el punto REFERENCE donde considere necesario,
teniendo en cuenta que el cociente
de amplitud salida/entrada ser en
realidad el cociente TEST/REFERENCE.
Si se desea analizar una red simple
tipo cuadripolo, se debern unir los
puntos OUTPUT y REFERENCE tal
como se muestra en la figura 5.

Por el contrario, tambin es posible

realizar el conexionado mostrado en
la figura 6. En este ejemplo concreto, se obtendra exclusivamente la
funcin de transferencia del Bloque
2. Este modo de funcionamiento es
especialmente til cuando se desea
obtener la ganancia de lazo de un
sistema realimentado.
En cualquier caso, para obtener
la medida del cociente TEST/REFERENCE, sern necesarios dos bloques
medidores de amplitud independientes, mientras que para obtener la
medida correspondiente a la diferencia de fase TEST-REFERENCE se requiere un slo mdulo medidor de
fase. Por lo tanto, para cada una de
las frecuencias empleadas en el barrido, el hardware debe transmitir al

Diciembre 2001

Instrumentacin

PC un total de 4 datos digitales que

son las lecturas del primer detector
de pico, segundo detector de pico,
detector de fase y por ltimo del signo de la fase. Para transmitir los tres
primeros datos se necesitan 3 convertidores A/D en nuestro caso de 8
bits, mientras que el signo de la fase
es directamente un bit. Por otro lado,
para realizar la transferencia digital
de los datos mencionados entre el
hardware del analizador y el puerto
paralelo del PC es necesario el uso de
un dispositivo capaz de gestionar dicho proceso. Por todo ello se ha elegido el microcontrolador PIC16F873
de la firma Microchip el cual dispone entre otras cosas, de 5 canales de
entrada analgicos independientes y
de 2 puertos E/S de 8 bits configurables a nivel de bit. De este modo se
logra integrar en un solo chip, los 3
convertidores A/D y el resto de circuitera necesaria para la correcta transferencia de datos al PC.
Protocolo de
comunicacin
El puerto paralelo del PC dispone de 1 puerto de escritura de datos
de 8 bits (PD), 1 puerto de escritura
de control de 4 bits (PC1) y 1 puerto
de lectura de datos de 5 bits (PC2).
En el diseo del analizador, el puerto PD ha sido empleado para controlar, mediante el convertidor D/A de 8
bits DAC0808, la frecuencia del generador sinusoidal (figura 1). Las 4 lneas de puerto PC1 han sido empleadas respectivamente para controlar el
estado del rel del generador sinusoidal (Rele), para activar la seal de
reset del microcontrolador (ResetM),
para avisar al mismo que debe enviar
un nuevo dato (NDAT) y por ltimo
para notificar al micro que en el programa de usuario ha sido seleccionado un nuevo valor de frecuencia
(NFREC). Los 4 bits menos significativos del puerto PC2 (I0-I3) se emplean para enviar al PC en 2 bloques
de 4 bits, cada una de las lecturas de
los medidores de amplitud, medidor

Diciembre 2001

Figura 7. Protocolo de
inicio.

de fase y signo de la fase (total 8 bloques de 4 bits). El quinto bit del puerto PC2 (RDAT) se emplea para indicar al programa de usuario, que el
medio byte de datos est situado en
el puerto de lectura preparado para
ser ledo. Este mtodo de transferencia de datos es por lo tanto, un sistema de transmisin asncrono que
en primer lugar garantiza una transmisin exenta de errores de sincronismo y que por otro lado permite
que sea adecuado el uso de cualquier
PC independiente del procesador que

tenga.
El protocolo de comunicacin
est compuesto de un primer proceso de inicio mostrado en la figura 7
y de un segundo proceso de transmisin de datos mostrado en la figura 8.
Las celdas sealadas con flechas indican el camino de ejecucin conjunta tanto del programa del microcontrolador, como del programa de
usuario. El proceso de inicio es necesario debido a que la escritura de los
bloques de datos enviados por el
microcontrolador y la lectura de los

Figura 8. Protocolo de
datos.

Instrumentacin

Figura 9. Red simple

cada nueva sinusoide hay que dejar

transcurrir un determinado tiempo
antes de validar las lecturas obtenidas. Este tiempo de espera es controlado por el microcontolador, de manera que el tiempo total empleado
para realizar el barrido ser el mismo
aunque se disponga de un ordenador ms o menos potente.

analizada.

mismos por parte del programa de

usuario deben realizarse exactamente en el mismo orden.
Cuando mediante software se
realiza el barrido de frecuencia, se
producen inevitablemente, cambios
bruscos en la frecuencia del oscilador
para cada cambio de frecuencia. Estos saltos provocan respuestas transitorias en la salida de la red antes de
alcanzar un valor estacionario. Sin
embargo, para realizar un correcto
diagrama de Bode, slo se puede
considerar que una determinada lectura es vlida si sta ha sido tomada
cuando la salida de la red ha alcanzado precisamente su estado estacionario. Por este motivo, no es posible
realizar el barrido de frecuencia a la
mxima velocidad que permitiran el
microcontrolador y el PC sino que
por el contrario, despus de generar

Figura 10. Simulacin

mediante PSPICE.

Resultados
experimentales
En este apartado vamos a analizar un circuito resonante paralelo (figura 9) comparando las grficas obtenidas mediante el analizador de
Impedancia/Ganancia-Fase con las
obtenidas mediante la simulacin de
la misma red mediante PSPICE.
La figura 10 muestra los resultados obtenidos mediante la simulacin PSPICE. Es importante resaltar
que los componentes empleados en
dicha simulacin son ideales, es decir, que principalmente no se han tenido en cuenta las componentes resistiva y capacitiva de la bobina. El
anlisis real al que ha sido sometida
la red de la figura 9, mediante el analizador, se muestra en la figura 11.
Esta grfica es la visualizacin de los

datos obtenidos mediante el hardware diseado y correctamente

transmitidos a travs del puerto paralelo del PC. En definitiva, la figura
11 es la parte visual del programa de
usuario que ha sido necesario desarrollar para obtener el sistema definitivo. En dicho programa, tambin
estn incluidas las rutinas que implementan el protocolo de comunicacin comentado anteriormente. Los
parmetros empleados, tanto en la
simulacin PSPICE como en el anlisis real han sido los mismos, concretamente un barrido lineal de 100
puntos, con frecuencia inicial de
10kHz y frecuencia final de 100kHz.
Observando ambas grficas se aprecia su enorme similitud, comprobndose que la frecuencia de resonancia
est cercana a 40kHz y que los niveles de ganancia y fase son similares
(las pequeas discrepancias se explican por las diferencias existentes entre los componentes ideales empleados en la simulacin y los componentes reales empleados para realizar la
medida, tal como se ha comentado
anteriormente).
Conclusiones
En este artculo se ha presentado un sistema de reducido coste que
es capaz de conseguir resultados similares a los que pueden obtener
otros equipos comerciales, con muchas ms prestaciones pero de un
coste muy superior. No obstante, la
filosofa empleada en la realizacin
de este sistema puede ser empleada
en la construccin de un posterior
prototipo con mayores prestaciones.
Una de las limitaciones inherentes a
este diseo es que no es posible medir una atenuacin por debajo de 48 decibelios. El motivo de tal limitacin reside en que las lecturas, en
este caso las de amplitud, han sido
tomadas mediante conversores A/D
de 8 bits. El rango dinmico de un
conversor de estas caractersticas expresado en cdigo digital est comprendido entre 0 y 255 ambos valo-

Diciembre 2001

Instrumentacin

res inclusive. Por este motivo, el mnimo cociente posible TEST/REFERENCE no nulo ser 1/255 que expresado en decibelios supone un valor
prximo a -48. Otra gran limitacin
del sistema actual es la relativamente baja resolucin disponible (8 bits)
para realizar el barrido de frecuencia
(dicha limitacin ya ha sido comentada con detalle en el apartado del
Generador sinusoidal).
Tanto si se desean medir atenuaciones por debajo de 48 decibelios
como la obtencin de un barrido de
frecuencia con un rango mucho mayor, la solucin radicara en el uso de
convertidores con un mayor nmero
de bits. Por supuesto, el uso de convertidores A/D y D/A por ejemplo, de
16 bits, supondra un incremento de
coste del diseo, aunque no aumentara excesivamente la complejidad
del mismo. Tambin sera interesante realizar un nuevo diseo para conseguir un generador sinusoidal que
fuera capaz de oscilar a frecuencias
mayores de 200kHz si as lo requirie-

Diciembre 2001

Figura 11. Analizador

Impedancia/Ganacia-Fase.

ra la aplicacin.
De todos modos, el sistema actual cubre las necesidades de un gran
nmero de aplicaciones docentes y
de investigacin. En concreto, el ana-

lizador de Impedancia/Ganacia-Fase
est actualmente siendo utilizado en
varias asignaturas de Laboratorio de
las titulaciones de Ingeniera Electrnica de la Universidad de Valencia.