ESTRUCTURA DE INTERCONEXIN DE UN COMPUTADOR

Componentes de un computador:

Arquitectura Von Neumann:

Acceso a memoria aleatorio

En memoria hay datos e instrucciones indistintamente
Ejecucin de programas es secuencial

Programa = Conjunto de instrucciones y datos almacenados en memoria

Ciclo instruccin

Ejecucin de una
instruccin

Fase de bsqueda
Fase de ejecucin

1.

El PC apunta a la instruccin a ejecutar

2.

El cdigo de la instruccin R.I.

3.

Decodificacin de la instruccin e incremento del PC

4.

Si se precisa buscar el operando nueva fase de

bsqueda

5.

Si la instruccin est completa ejecutarla

6.

Ejecutar nueva instruccin

Interconexin mediante bus

Funcin bus

Tipos de buses

Soportar la informacin
Garantizar comunicacin

Direcciones anchura capacidad direccionamiento

Datos anchura rendimiento

Control especfico en cada P

Dedicados

No dedicados

Centralizado

Distribuido

Sncrona

Asncrona

- Dedicacin

- Arbitraje

Estructura
de diseo
del bus

- Temporizacin

En direcciones capacidad direccio.

- Anchura
-

En datos rendimiento

Lectura

Escritura

- Transferencia de datos

Mtodos de arbitraje:
Centralizado: Existe un dispositivo controlador de bus encargado de controlar el bus. Estructura daisy-chaining

Distribuido: No hay controlador de bus y cada mdulo tiene una lgica de control suficiente para poder acceder al bus

Puerta triestado

Consideraciones
prcticas

.
.
.

Unidireccional

Segn direc
seal
2

Bidireccional
Sentido

Septiembre del 2002

7.- Considere una CPU en la que tanto las instrucciones como los datos tienen una longitud de 16 bits. El formato de
las instrucciones es el siguiente: los 4 bits ms significativos de la instruccin representan el cdigo de operacin y los
otros 12 bits representan la direccin de memoria. A continuacin se muestra una lista parcial de los cdigos de
operacin:
0011: Cargar el registro acumulador desde memoria.
0101: Almacenar en memoria el contenido del registro acumulador.
0110: Sumar el contenido del acumulador y el de una direccin de memoria. El resultado se almacena en el
acumulador.
Indicar cul de los siguientes fragmentos de programa suma el contenido de la direccin de memoria 3A516 al
contenido de la direccin de memoria 3B916 y almacena el resultado en la direccin de memoria 3A516.
A) 33A516, 63B916, 53A516
C) Los anteriores son correctos

B) 33B916, 63A516, 53A516

D) Ninguno de los anteriores

2002 Junio-1 semana

7.- Indique si las siguientes afirmaciones son verdaderas. En un bus con arbitraje distribuido:
I. La posicin de conexin de los dispositivos a la lnea de arbitraje no determina la prioridad de aquellos en el uso
del bus.
II. El uso del bus por un dispositivo se interrumpe cuando otro dispositivo con mayor prioridad solicita el uso del
bus.
A) I: s, II: s.

B) I: s, II: no.

C) I: no, II: s.

D) I: no, II: no.

2001 Junio -1 semana

8.- Indique si las siguientes afirmaciones son verdaderas.
I. Una transferencia de datos en un bus que utiliza la tcnica de multiplexacin en el tiempo de direcciones y datos
se realiza de la forma siguiente: se coloca la direccin en el Bus de Direcciones y se mantiene mientras el dato
se sita en el Bus de Datos.
II. Cuando las salidas de varias puertas triestado se encuentran conectadas a una misma lnea de un bus, slo una
de ellas puede estar en estado de alta impedancia.
A) I: s, II: s. B) I: s, II: no. C) I: no, II: s. D) I: no, II: no.

(Junio 1998 - 1 semana)

2.- La multiplexacin en el tiempo del bus implica:
I. Aumentar la complejidad de la circuitera asociada a cada mdulo al utilizar un menor nmero de lneas.
II. Una reduccin potencial en el rendimiento del computador puesto que ciertos sucesos que comparten las
mismas lneas no pueden tener lugar en paralelo.
A) I: s, II: s.
B) I: s, II: no. C) I: no, II: s. D) I: no, II: no.

2005_Septiembre_reserva