XIV Iberchip Workshop

Puebla, Mexico, February 20 - 22, 2008

Diseo de un modulador FM basado en la tecnologa Software Radio

Jorge Tonfat Seclen, Carlos Silva Crdenas.
Grupo de Microelectrnica (GuE) - Pontificia Universidad Catlica del Per.
Seccin de electricidad y electrnica.
jorgetonfat@ieee.org, csilva@pucp.edu.pe

ABSTRACT
This work proposes an FPGA implementation of
software radio architecture for a FM modulator. The

architecture is based on the Altera Nios II softprocessor. The frequency synthesis is performed by the
digital direct synthesizer. Its a real time system that uses
an audio codec WM8731 [1] to acquire the audio signal.
This signal is adapted to be a parameter of the DDS.
Then the digital signal produced by the DDS is
transformed to the analog domain using a 10-bit video
DAC ADV7123 [2].
1. INTRODUCCCIN
Los equipos de comunicaciones inalmbricos son
diseados para operar en banda de frecuencias fijas. En
una situacin de emergencia, organizaciones como
defensa civil han elaborado un plan nacional
de
respuesta inmediata donde se contemplan los canales de
comunicacin que se deben establecer. El problema
reside en el origen de estos equipos ya que la mayora de
equipos de comunicaciones que se utilizan en el Per se
obtienen mediante donaciones. Esto impide que se
tengan equipos que sean compatibles, es decir que
trabajen a la misma frecuencia o tipo de modulacin.
El presente trabajo pretende mostrar una alternativa
tecnolgica al problema mencionado utilizando la
tecnologa SDR (Software-Defined Radio) que permite
disear equipos de comunicaciones inalmbricos
programables por software. Es decir que las
caractersticas del tipo de modulacin que puede realizar
el equipo se define mediante software o hardware
reconfigurable.
La propuesta consiste en realizar un diseo digital
basado en FPGA que sea capaz de realizar la etapa de la
modulacin y seleccin de la frecuencia utilizando un
cdigo en lenguaje C. Se utilizar el CODEC WM8731
como dispositivo para la adquisicin de la seal de audio
que ser procesada en el FPGA, para ello se utilizar la
tarjeta de desarrollo Altera DE2 Development kit como
hardware para realizar las pruebas respectivas. Todo el
tratamiento de la seal se realizar en banda base para

ISBN-13 978-968-7938-03-5

luego ser modulada a la frecuencia respectiva utilizando

un sintetizador digital directo. La seal modulada se
obtendr utilizando el conversor digital/anlogo
ADV7123.
La seccin 2 brinda una breve introduccin a la
tecnologa software radio. La seccin 3 describe las
caractersticas de la arquitectura propuesta. La seccin 4
muestra los resultados obtenidos de la implementacin.
Finalmente las conclusiones y comentarios del trabajo se
muestran en la seccin 5.
2. SOFTWARE DEFINED RADIO
Las comunicaciones inalmbricas actuales nos dan la
ventaja de tener acceso a la informacin en cualquier
lugar y en cualquier momento. stas han permitido que
las empresas dedicadas a las comunicaciones puedan
aumentar rpidamente la cantidad de sus suscriptores sin
disminuir la calidad del servicio. En el caso de voz, es
comparable al servicio telefnico tradicional. La amplia
variedad de tecnologas inalmbricas nos permite contar
con una diversidad de servicios, sea de voz o datos, sin
embargo sta a su vez trae consigo una incompatibilidad
intrnseca a stas y problemas de gestin del espectro
electromagntico. Este problema ha causado que el
centro de atencin de las telecomunicaciones se enfoque
en las comunicaciones inalmbricas. En este contexto
aparece la tecnologa software-defined radio (SDR) que
permite que un equipo pueda ser configurado va
software y as poder cambiar de banda y de tecnologa en
el momento y lugar que se requiera.
El trmino software radio se entiende por funciones
de comunicacin implementadas por software, es decir la
posibilidad de definir por software la interfaz de
comunicacin que normalmente se refieren al transmisor
y receptor del equipo de comunicaciones. Esta
caracterstica, de la definicin de la interfaz va software,
implica el uso de procesadores de seal digital (DSPs)
FPGAs para reemplazar el hardware dedicado y poder
ejecutar en tiempo real el software necesario.
Estas son algunas otras definiciones de otros autores
acerca del software radio: [5]

- Arquitectura flexible de transmisin y recepcin,

controlado y programado va software.
- Procesamiento de seal capaz de reemplazar, cuanto sea
posible, las funciones de radio.
- Transmisor-receptor donde lo siguiente puede ser definido
por software:

Algunos parmetros de configuracin del

codec.
Direccin
Bit
Descripcin
del registro

Tabla 1.

[4:0]
7

- Ancho de banda de canal y frecuencia

- Modulacin y codificacin
- Administracin de protocolos
- Aplicaciones de usuario
Estos parmetros pueden ser cambiados por el
operador de la red, el proveedor del servicio o el usuario
final.
La flexibilidad de un sistema software radio radica
en su capacidad de operar en ambientes multiservicio, es
decir sin estar restringido a un estndar en particular
pero con la posibilidad de funcionar en cualquier sistema
existente o en uno que an no ha sido definido. Es
importante recalcar que el procesamiento digital de
seales no slo se puede hacer en un procesador DSP,
existen tambin tecnologas como los FPGAs capaces de
implementar estas funciones adems de otros
procesadores de propsito general como el INMOS
transputer el Intel Pentium/MMX [5].
3. ARQUITECTURA NIOS II
Para el diseo de la arquitectura se han utilizado las

herramientas SOPC Builder y Quartus II de Altera . El

diseo consta de 3 mdulos principales: el procesador
embebido Nios II, el mdulo que permite hacer la
interfaz entre el CODEC de audio y el sistema; y un
sintetizador digital directo (DDS) que permite realizar la
modulacin en frecuencia. El esquema general de la
arquitectura se muestra en la figura 1.

LINVOL
LINMUTE
1: Habilitacin del Mute
LRINBOTH
1: Permite cargar en
RINVOL y en RINMUTE
los valores de LINVOL y
LIN MUTE.
RINVOL
RINMUTE
RLINBOTH

0000000

8
[4:0]
7

0000001

3.2 Sintetizador Digital Directo

Este mdulo es el que nos permite modular en frecuencia
la seal de audio. Este bloque tambin es conocido como
oscilador controlado numricamente o NCO. Existen
varios mtodos para generar una seal analgica como
los descritos en [4]. Las ventajas [4] de este mtodo
sobre los otros estn tanto en el consumo de potencia y
el control de la resolucin de la frecuencia de salida. En
este caso se hecho un diseo personalizado para trabajar
con el ADC del CODEC de audio [1] y el DAC del chip
de video [2]. El principio de funcionamiento del DDS es
acumular un cambio de fase a una frecuencia mayor o
igual al doble de la frecuencia a generar (Principio de
Nyquist). Con lo anteriormente mencionado se genera la
forma de una onda digitalizada utilizando una conversor
de fase a amplitud. En la figura 2 se muestra la estructura
diseada del DDS.

cos

Figura 2. DDS utilizando ROM sin compresin.

Figura 1. Arquitectura propuesta.

3.1 Audio Core

Donde m representa la cantidad de bits de la entrada

de fase que permite controlar la frecuencia. n representa
los n bits ms significativos de m. Es un truncamiento
que permite una reduccin significativa de la tabla ROM
y tambin genera un problema explicado mas adelante.
o representa la cantidad de bits de salida que van
hacia la entrada del DAC. De la grfica anterior se puede
deducir que la frmula para el clculo de la frecuencia de
salida es la siguiente:

Este es el mdulo que permite realiza la interfaz entre el

codec de audio [1] y el FPGA. Consta de un controlador
2
I C que permite realizar la configuracin de los

Fclk

parmetros de CODEC y adems de la comunicacin

para el intercambio de datos con l.
La configuracin de los parmetros se realiza utilizando
11 registros de 9 bits. Algunos valores de configuracin

Donde:

utilizados se muestran en la tabla 1.

F *
,
0
m
2

representa el cambio de fase.

(1)

Fclk

es la frecuencia de actualizacin del registro, en

este caso la frecuencia del reloj del sistema.

- m es la cantidad de bits del acumulador de fase.
El truncamiento de los n primeros bits a la salida del
registro van a generar componentes espectrales no
deseados a la salida. El peor caso (analizado en [7])
sea un mltiplo
aparecer cuando
2mn1 y la
de

magnitud del mayor componente se definir como:

WCSM 6.02 *
n(dB),

(2)

para m n

Para poder utilizar el Nios II junto con los otros

mdulos diseados se ha utilizado un perifrico del
sistema llamado PIO (Paralel Input/Output). A travs de
este perifrico se logra enviar la seal de audio
digitalizada hacia el Nios II y la seal acondicionada
hacia el DDS.
Todos los perifricos del sistema, incluyendo al
Nios II estn interconectados a travs de un bus de
sistema llamado Avalon Switch fabric. El software que
ejecuta el Nios II se almacena en una memoria RAM
embebida en el FPGA. Esta memoria esta utilizando los
bloques dedicados de memoria llamados M4K. En la
tabla 2 podemos observar el pseudo cdigo del programa
principal que se ejecuta en un lazo infinito.

La tarea es generar una onda modulada en FM por lo

tanto la frecuencia de esta seal debe de estar arriba de
los 88 Mhz para poder recibirla en un receptor comn.
Para lograr esto necesitaramos un DAC muy veloz que
nos permita realizar la modulacin directamente. En este
caso el DAC que posee la tarjeta de evaluacin no es lo
suficientemente veloz para realizar esta tarea. Dado lo
anteriormente mencionado utilizaremos una seal
cuadrada como seal portadora para poder utilizar su
caracterstica en el espectro de frecuencia y poder
modular la seal de audio a travs de sus armnicos. En
este caso la seal modulada en la banda de FM comercial
aparecer en el vigsimo primer armnico. Para no
interferir en todo el espectro se debera utilizar un filtro
pasa banda. En figura 3 se muestra el espectro de una
onda cuadrada real.
3.3 Procesador Nios II

Este es un mdulo de propiedad intelectual de Altera

que nos va a permitir implementar el software que
realizar el acondicionamiento de la seal de audio. El
Nios II es un procesador descrito utilizando un lenguaje
de descripcin de hardware como el VHDL o Verilog.

Figura 3. Espectro de una onda cuadrada.

Este procesador posee una arquitectura RISC con un

bus de datos de 32 bits. Existen 3 principales
configuraciones: rpida, estndar y econmica. Se
utilizar la configuracin rpida ya que no deseamos que
exista algn tipo de retraso en el acondicionamiento de
la seal de audio.

Tabla 2.

Pseudo cdigo del programa principal.

begin
while(1

4. RESULTADOS

El sistema ha sido implementado en la tarjeta de

evaluacin Altera DE2 Development Kit. La
frecuencia de reloj utilizada para las pruebas fue de 50
Mhz. La frecuencia mxima de operacin del sistema
es de 68.99 Mhz.
La memoria que utiliza el sistema para cargar el
cdigo del programa posee una capacidad de 20 KB y
el cdigo mostrado en la tabla 2 tiene un tamao de
10.2 KB. Para lograr esto se han configurado algunos
parmetros en el compilador del Nios IDE para
reducir el tamao del archivo binario.
En la tabla 3 se muestran los resultados de consumo
de rea del FPGA. Dentro de los parmetros del
sintetizador se ha utilizado la inferencia de memorias
RAM hacia los bloques de memoria M4K y el tipo de
sntesis realiza un balance entre consumo de rea y
mxima frecuencia de operacin. En la Figura 4 se
observa la seal modulada a la salida del DAC.

Tabla 2.

Resultados de consumo del sistema.

Consumo del FPGA EP2C35F672C6

Consumo
% de
Utilizado Disponible
lgico
utilizacin
Total de LEs
Total de
pines
Total
Memory bits
(M4K)
PLLs

3543

33216

11%

429

475

90%

227840

483840

47%

25%

los dispositivos necesarios para la realizacin de este

trabajo y en especial al Prof. Mario Raffo y al Dr. Carlos
Silva por su apoyo incondicional.
7. REFERENCIAS
[1] Wolfson Microelectronics. Portable Internet Audio
CODEC with Headphone Driver and Programmable
Sample Rates WM8731 / WM8731L. [en lnea]
<http://www.wolfsonmicro.com/uploads/documents/W
M8731_8731L.pdf>
[2] Analog Devices. CMOS, 240 MHz Triple 10-Bit
High Speed Video DAC. [en lnea]
<http://www.analog.com/UploadedFiles/Data_Sheets/A
DV7123.pdf>
[3] Analog Devices, Inc. A Technical Tutorial on Digital
Signal Synthesis. [en lnea]
<http://www.analog.com/UploadedFiles/Tutorials/45096
8421DDS_Tutorial_rev12-2-99.pdf>
[4] Analog Devices, Inc. Ask The Application Engineer
33. All About Direct Digital Synthesis. [en lnea]
<http://www.analog.com/library/analogdialogue/archives
/38-08/dds.pdf>

Figura 4. Seal Modulada.

5. CONCLUSIONES Y FUTUROS TRABAJOS

Las limitaciones de ancho de banda del DAC ADV7123

no permiten utilizar una seal senoidal como seal
portadora para realizar la modulacin FM. Por esta razn
se ha utilizado una onda cuadrada como seal portadora.
Esto genera la necesidad de un filtro a la salida de la
onda modulada para slo ocupar el ancho de banda
deseado. Este trabajo es la primera aproximacin hacia
un desarrollo de un arquitectura completa de software
radio que permita cambiar el tipo de modulacin solo
alterando el programa que se ejecuta en el procesador.
La arquitectura propuesta soporta modulaciones AM y
FSK que sern desarrolladas en futuros proyectos.
El uso de un procesador embebido como el Nios II
te permite la rpida reconfiguracin de sistema sin la
necesidad de cambiar el hardware implementado en el
FPGA. Adems te permite ajustar el sistema a las
necesidades del proyecto.
Los sintetizadores digitales directos son una buena
opcin para realizar distintos tipos de modulaciones y
sus requerimientos de implementacin son compatibles
con las caractersticas que poseen los FPGAs.

6. AGRADECIMIENTOS

Quisiera agradecer al Grupo de Microelectrnica de la

Pontificia Universidad Catlica del Per por brindarme

[5] Buracchini, Enrico. The Software Radio Concept.

IEEE Communications Magazine. September 2000: 138
143.
[6] Altera Corporation. Quartus II Version 7.2
Handbook Volume 4: SOPC Builder. [en lnea]
<http://www.altera.com/literature/hb/qts/ts_qii5v4.pdf>
[7] Sora, A. Diseo de un sintetizador empleando
fpga. V Congreso de la sociedad cubana
de
bioingeniera. Junio 2003.