ESCUELA POLITECNICA NACIONAL

LABORATORIO DE SISTEMAS DIGITALES

Nombre: Francisco Egez
Fecha: 2013-03-15
Trabajo preparatorio #6
1.- Consultar las caractersticas, tabla de funcin y distribucin de pines de los circuitos
integrados: 7480, 7482, 7483, 74183, 74283.
CI 7480 (Full Adder)
Este simple sumador con entradas y resultado complementado esta diseado para media y alta
velocidad, mltiple bit, con aplicaciones de suma paralela y carry en serie. El diagrama del
circuito y su tabla de verdad se presenta a continuacin:
INPUTS
Cn
B
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

A
0
1
0
1
0
1
0
1

OUTPUT
Cn+1

1
1
1
0
1
0
0
1
1
0
1
1
1
1
1
0

0
1
1
0
1
0
0
1

CI 7482 (2 BIT Binary Full Adders)

Este es un sumador completo de nmeros binarios de dos bits, la salida esta provisto para bit
resultante de cada carry (C2) es obtenido mediante el segundo bit, diseado para media y alta
velocidad, mltiples bits, aplicaciones para suma paralela y carry en serie, estos circuitos
utilizan altas velocidades, alto Fan Out (TTL), y es compatible las familias DTL y TTL. La tabla
de verdad y la configuracin de pines de muestra a continuacin:

INPUTS

OUTPUT
WHEN C0=0
A1 A2 B1 B2 1 2 C2
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
1
0
1
1
0
1
1
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
0
1
0
0
1
0
0
1
1
0
0
1
1
0
1
1
1
0
1
0
1
1
1
1
0
1
1
1
1
1
0
1
1

WHEN C=1
1 2 C2
1
0
0
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
0
0
1
1
0
1
1
1
0
0
0
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
1
1
1
1

CI 7483 (4-BIT BINARY FULL ADDER WITH FAST CARRY)

Es un sumador completo binario de 4 bits con carry interno. Acepta dos 4-bits cantidades
binarias (A1A4, B1B4) y un carry de entrada (C0).Este genera a la salida sumas binarias
(R1R4) y el carry de salida (Co) desde el bit mas significante. El LS83A u opera con estado
BAJOS o ALTOS (lgica positiva o negativa).
La tabla de verdad se presenta a continuacin as como la configuracin de pines.

CI 74183 (DUAL CARRY-SAVE FULL ADDERS)

Las caractersticas de este doble sumador completo con carry de salida individual, producen un
carry de salida seguro, a la salida tenemos verdadera suma y carry. Estos circuitos utilizan altas
velocidades, alto Fan Out (TTL), y es compatible las familias DTL y TTL, el rango de
operacin de temperatura es entre 0 y 70 C. La tabla de verdad y la configuracin de pines de
muestra a continuacin:

OUTPU
INPUTS
T
Cn
B A Cn+1
0
0 0 0
0
0
0 1 0
1
0
1 0 0
1
0
1 1 1
0
1
0 0 0
1
1
0 1 1
0
1
1 0 1
0
1
1 1 1
1
CI 74283 (4-BIT BINARY FULL ADDER WITH FAST CARRY)
Desde un punto de vista elctrico y funcional es idntico al CI 7483 (ya explicado) lo nico que
vara es la disposicin de lis pines en el integrado.

INPUTS

OUTPUT
WHEN C0=0
A1 A2 B1 B2 1 2 C2
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
1
0
1
1
0
1
1
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
0
1
0
0
1
0
0
1
1
0
0
1
1
0
1
1
1
0
1
0
1
1
1
1
0
1
1
1
1
1
0
1
1

WHEN C=1
1 2 C2
1
0
0
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
0
0
1
1
0
1
1
1
0
0
0
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
1
1
1
1

2.-Consultar las caractersticas, tabla de funcin y distribucin de pines de los circuitos

integrados: 74181, 74381 y 74382.
SN74LS181 (ARITHMETIC LOGIC UNITS/FUNCTION GENERATORS)

Tiene una complejidad de 75 equivalentes compuertas en un solo chip monoltico, realiza 16

diferentes operaciones aritmticas binarias con dos entradas de 4bits cada uno, estas operaciones
son seleccionadas mediante 4 lneas de seleccin que incluyen suma, resta, decremento y
transferencia correcta. Los grficos del integrado se presentan a continuacin:

SN74LS381/ SN74LS382 (ARITHMETIC LOGIC UNITS/FUNCTION GENERATORS)

Este A.L.U. tiene solo tres lneas de operacin por lo que solo cuenta con ocho diferentes
operaciones aritmticas binarias, cuenta con entradas de dos datos cada uno de 4 bits. La tabla
de operaciones se muestra con del diagrama del circuito.

SELECCI
N
S2 S1 S0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1

OPERACI
N
CLEAR
B MINUS A
A MINUS B
A PLUS B
AB
A.B
AB
PRESET

Decimal Cdigo
Cdigo
Binario
GRAY
0
0000
0000
1
0001
0001
2
0010
0011
3
0011
0010
4
0100
0110
5
0101
0111
6
0110
0101
7
0111
0100
8
1000
1100
9
1001
1101
10
1010
1111
11
1011
1110
12
1100
1010
13
1101
1011
14
1110
1001
15
1111
1000
3.-Construya un sumador de cuatro bits utilizando un semisumador y tres sumadores
completos en base a compuertas.
Sumador aritmtica binria:
A= A3 A2 A1 A0
B= B3 B2 B1 B0
S= C0 S3 S2 S1 S0

Como se observa en la figura anterior el primer bloque del sumador tiene dos entradas de datos:
Ao, Bo, y dos salidas: So y un exceso carry parcial Co que ingresa al siguiente bloque por eso
recibe el nombre de medio sumador(Half- Adder); los otros bloques todos ellos tienen tres
entradas de datos: A1,B1 (bits de A y B) y Ci( exceso parcial de la columna anterior) y generan
dos salidas: S1y Co, cada uno de ellos recibe el nombre de sumador completo( Full-Adder)
Diseo del semisumador:

En primer lugar se realizara el diseo del semisumador para ello utilizaremos la tabla de
funcionamiento que se indica a continuacin:
B0
0
0

A0
0
1

S
0
1

C0
0
0

De aqu se deduce que:

S 0 A0 B0

C 0 A0 BO

Diseo del sumador completo:

Para el sumador completo, se disea en base a la tabla de funcin correspondiente.

De aqu se deduce que:

Si Ai Bi Ci

Co AiBi Ai Bi Ci

Circuito Implementado

Ci
0
0

Bi
0
0

Ai
0
1

Si
0
1

C0
0
0

U6:A

S0

1
3

A0

74LS86

U2:A
1
3
2

B0

7408

U6:B

U6:C

A1

S1

10
74LS86

B1

74LS86

U2:B

U2:C

U3:A

9
6

10

3
2

7408

7408
7432

A2

U1:A

U1:B

S2

5
74LS86

B2

74LS86

U2:D

U5:A

12

U3:B

1
11

13

6
5

7408

7408
7432

A3

U1:C

U1:D

S3

12

10

11

13
74LS86

B3

74LS86

U5:B

U5:C

U3:C

9
6

10

8
10

7408

7408
7432

4.-Disee un circuito sumador paralelo de acarreo anticipado de un solo bit utilizando

compuertas lgicas (A-O-N).

SUMADOR PARALELO DE ACARREO

U1:AB

U2:AC
1
3
2

74LS04

U3:AC
74LS08

1
3
2

TABLA DE VERDAD

74LS32

U1:BA

A
0
0
1
1

U2:BC
4

6
5

74LS04

74LS08

U2:CB
9
8
10

B
0
1
0
1

S
0
1
1
1

Co
0
0
0
1

U3:BC
74LS08

U2:DC

12

Co

74LS32
11

13
74LS08

5.-Usando sumadores binarios de 4 bits y los mdulos que se consideran necesarios, disee
un sumador de dgitos decimales en cdigo BCD. ste sumador aceptar como entrada 9

bits que representan dos dgitos BCD ms un acarreo de la etapa anterior. Generar como
salida 5 bits que corresponden a un digito BCD ms un acarreo a la etapa siguiente. Utilice
el circuito integrado 7483 consultado en el numeral 2.1

SUMADOR DE BCD CON CARRY DE ENTRADA Y

SALIDA DE DATOS BCD CON CARRY DE SALIDA

SOLO INGRESO DE NUMEROS EN CODIGO BCD

B3B2B1B0 A3A2A1A0
1

SC S3 S2 S1
1
U1
10
8
3
1

A1
A2
A3
A4

11
7
4
16

C0

S0
1

U2
S1
S2
S3
S4

9
6
2
15

10
8
3
1
11
7
4
16

B1
B2
B3
B4

13

C4

14

13

7483

A1
A2
A3
A4

S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0

C4

14

7483

U3:B
4
6
5

U3:A

7432
1

U4:A

Disear un circuito sumador- restador de 2 nmeros de 4 bits en complemento a 1. Utilice el

circuito integrado 74181.
1

7432

7408

CIRCUITO SUMADOR-RESTADOR DE CUATRO BITS

S3 S2 S1 S0

A3 A2 A1 A0 B3 B2 B1 B0
+/-

U5
2
23
21
19
1
22
20
18
7

U7:A

S(0L)/R(1L) 1

2
7404

Selector de suma/resta

6
5
4
3
8

A0
A1
A2
A3

F0
F1
F2
F3

B0
B1
B2
B3

A=B
CN+4
G
P

9
10
11
13
14
16
17
15

CN
S0
S1
S2
S3
M
74HC181

Bibliografa
SISTEMAS DIGITALES. Ingeniero Carlos Novillo.
TOCCI Ronald J., Sistemas Digitales Principios y Aplicaciones, Sexta Edicin, Prentice Hall,
HispanoAmericana, Captulo 3, Pag. 46-90
WAKERLY Jhon F. Diseo Digital Principios y Practicas, Prentice Hall, HispanoAmericana,
Mxico, Captulo 1, Pag.10-20