Los transistores son tres zonas semiconductoras juntas dopadas alternativamente con purezas
donadoras o aceptadoras de electrones.
Su estructura y representacin se muestran en la tabla.
Modelo de transistor
FET canal n
Modelo de transistor
FET canal p
Las uniones Puerta-Drenador y la Surtidor-Puerta estn polarizadas en inversa de tal forma que no
existe otra corriente que la inversa de saturacin de la unin PN.
La zona n (en el FET canal n) es pequea y la amplitud de la zona de deplexin afecta a la longitud
efectiva del canal. La longitud de la zona de deplexin y depende de la tensin inversa (tensin de
puerta).
Zonas de funcionamiento del transistor de efecto de campo (FET):
A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden intercambiar sus
papeles sin que se altere apreciablemente la caracterstica V-I (se trata de un dispositivo simtrico).
ID=IDSS(1VGS/Vp)2
Donde:
IDSS es la corriente mxima de drenador que circula por el transistor, al aumentar VDS,
cuando la polarizacin de la puerta es VSG= 0 vol
PARAMETROS DEL FET
La corriente de sumidero Id es funcin tanto de la tensin de sumidero Vds como de la puerta Vgs.
Como la unin est polarizada inversamente, suponemos que la corriente de puerta es nula, con lo
que podemos escribir:
Ig = 0 e
Id = (Vds, Vgs)
En la zona de estriccin (saturacin) en que las caractersticas son casi rectas (en el grfico, son
horizontales, pero en realidad tienen una pendiente positiva) podemos escribir la respuesta del
transistor para pequeos incrementos de Vds y Vgs en esta forma
El parmetro rd se llama resistencia diferencial del sumidero del FET, y es la inversa de la pendiente
de la curva. Que como en el grfico, dicha pendiente es cero (en la realidad, como he dicho antes
existe algo de pendiente), entonces la rd es infinita (muy grande).
El parmetro gm se le denomina conductancia mutua o transconductancia, y es igual a la separacin
vertical entre las caractersticas que corresponden a diferencias de valor de Vgs de 1 voltio.