UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL CUSCO

FACULTAD DE INGENIERA ELCTRICA, ELECTRNICA,

MECNICA Y MINAS
CARRERA PROFESIONAL INGENIERA ELECTRNICA

Laboratorio de circuitos digitales II

INFORME PREVIO 01

DOCENTE: ING. ROGER JESUS COAQUIRA CASTILLO

ALUMNOS:
Jhon Josef Gallegos Castillo

090833

Eber Santa Cruz Berrios

051709

Fundamento teorico:
Un biestable (flip-flop en ingls), es un multivibrador capaz de permanecer en
uno de dos estados posibles durante un tiempo indefinido en ausencia de
perturbaciones. Esta caracterstica es ampliamente utilizada en electrnica
digital para memorizar informacin. El paso de un estado a otro se realiza
variando sus entradas. Dependiendo del tipo de dichas entradas los biestables
se dividen en:
Asncronos: slo tienen entradas de control. El ms empleado es el biestable
RS.
Sncronos: adems de las entradas de control posee una entrada de
sincronismo o de reloj.
Si las entradas de control dependen de la de sincronismo se denominan
sncronas y en caso contrario asncronas. Por lo general, las entradas de
control asncronas prevalecen sobre las sncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o
por flanco (de subida o de bajada). Dentro de los biestables sncronos
activados por nivel estn los tipos RS y D, y dentro de los activos por flancos
los tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para eliminar
las deficiencias de los latches (biestables asncronos o sincronizados por nivel).
Biestable JK
Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es
idntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia
de estado. La diferencia est en que el flip-flop J-K no tiene condiciones no
vlidas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados
(alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre,
permiten al ser activadas:
J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
Si no se activa ninguna de las entradas, el biestable permanece en el estado
que posea tras la ltima operacin de borrado o grabado. A diferencia
del biestable RS, en el caso de activarse ambas entradas a la vez, la salida
adquirir el estado contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su comportamiento es:

Y su tabla de verdad es:

J

Qsiguiente

X=no importa
Una forma ms compacta de la tabla de verdad es (Q representa el estado
siguiente de la salida en el prximo flanco de reloj y q el estado actual):
J

El biestable se denomina as por Jack Kilby, el inventor de los circuitos

integrados en 1958, por lo cual se le concedi el Premio Nobel en fsica
de 2000.
Biestable RS
.
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas
entradas principales permiten al ser activadas:
R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado

que posea tras la ltima operacin de borrado o grabado. En ningn caso
deberan activarse ambas entradas a la vez, ya que esto provoca que las
salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flipflop est construido con puertas NOR, o a alto, si est construido con puertas
NAND. El problema de que ambas salidas queden al mismo estado est en que
al desactivar ambas entradas no se podr determinar el estado en el que
quedara la salida. Por eso, en las tablas , la activacin de ambas entradas se
contempla como caso no deseado (N. D.).
Biestable RS (Set Reset)
Slo posee las entradas R y S. Se compone internamente de dos puertas
lgicas NAND o NOR, segn se muestra en la siguiente figura:

Biestables RS con puertas NOR (a), NAND (c) y sus smbolos normalizados
respectivos (b) y (d).
Tabla de verdad biestable RS
R

Q (NOR) Q (NAND)

N. D.

N. D.

N. D.= Estado no deseado q=

Estado de memoria

Biestable RS (Set Reset)

Circuito Biestable RS sncrono a) y esquema normalizado b).

Adems de las entradas R y S, posee una entrada C de sincronismo cuya
misin es la de permitir o no el cambio de estado del biestable. En la siguiente
figura se muestra un ejemplo de un biestable sncrono a partir de una
asncrona, junto con su esquema normalizado:
Su tabla de verdad es la siguiente:
Tabla de verdad biestable RS
C

Q (NOR)

N. D.

X=no importa

I.-Parte I
Un circuito secuencial tiene dos Flip Flop (A Y B)
Dos entradas (X Y) y una salida (z) las funciones de entrada de Flip Flop y la
funcin de salida del circuito son las siguientes
Dadas las ecuaciones de estado:
At+1= XB+XA+AB
Bt+1= XA+XB+AB
Y=XAB
Desarrollando la definicin de los flip flop JK
J

QSiguiente

0
0
0
1
1
1

0
0
1
0
1
1

0
1
X
X
0
1

0
1
0
1
1
0

X=no importa

Tenemos la
siguiente
tabla de
estados:

Estado
presente
AB
00
01
10
11

J
0
0
1
1

K
0
1
0
1

Entrada siguiente XY
00
01
10
11
AB
10
01
10
10

AB
00
01
10
10

AB
11
10
00
10

AB
01
11
10
10

Q
q
0
1

00

SALIDA
01
10

11

Z
0
1
0
1

Z
0
0
0
0

Z
0
0
1
1

Z
0
0
0
0

II:- Parte II
Dada la forma de la ecuacin caracterstica:
At+1=A(X+B )+XB
Bt+1=B(A+X)+
Implementar:
Sa=XB Ra=X+B=XB Sb=XA Rb=X+A= AX
Tabla de verdad de RS
X
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1

Y
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1

A
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1

B
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

A(t+1)
0
1
1
1
0
1
1
1
0
0
0
1
0
0
0

B(T+1)
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0

Y
0
0
0
0
0
0
0
0
0
0
o
1
0
0
0

*color amarillo diagramas de estado

00

01

10

11

Diagramas Pictoricos:

Simulacin Parte 1

Simulacin Parte 2