INSTITUTO TECNOLOGICO SUPERIOR DE

COCULA

Mara de Jess Arechiga Delgado

Principios electrnicos y aplicaciones digitales

18/Mayo/2015

4 Ing. Sistemas Computacionales

Investigacin: Flip - Flop

FLIP-FLOP
Los flip flop son dispositivos sncronos de dos estados (estado alto o estado bajo),
tambin conocidos como multivibradores biestables. La salida de estado cambia
de manera sincronizada con el pulso de reloj.
Un flip flop de disparo por flanco cambia de estado cambia de estado don el flanco
positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del impulso
de reloj y solo es sensible a sus entrada solo en esa transicin del reloj.

Detector de flancos
Los Flip-Flop son unidades bsicas de todos los sistemas secuenciales.

En los flip flops mostrados los de la parte superior son de flanco negativo y los de
la parte inferior son de flanco positivo

Los circuitos lgicos se clasifican en dos categoras. Los grupos de puertas

descritos hasta ahora, y los que se denominan circuitos lgicos secunciales. Los
bloques bsicos para construir los circuitos lgicos secunciales son los flip -flops.
La importancia de los circuitos lgicos se debe a su caracterstica de memoria.

Flip-flop RS
Este es el flip - flop bsico, su smbolo es el siguiente:

Figura 1: Smbolo lgico de un flip-flop SR

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del
smbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica
por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas
complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.
El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin
mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado
veremos su tabla de verdad correspondiente.

Modo de operacin

Entradas

Salidas

Prohibido

Set

Reset

Mantenimiento

No cambia

Tabla 1: Tabla de verdad del flip-flop SR

En la tabla de la verdad se define la operacin del flip-flop. Primero encontramos
el estado "prohibido" en donde ambas salidas estn a 1, o nivel ALTO.
Luego encontramos la condicin "set" del flip-flop. Aqu un nivel BAJO, o cero
lgico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1.
Seguidamente encontramos la condicin "reset". El nivel BAJO, o 0, activa la
entrada de reset, borrando (o poniendo en reset) la salida normal Q.
La cuarta lnea muestra la condicin de "inhabilitacin" o "mantenimiento", del flipflop RS. Las salidas permanecen como estaban antes de que existiese esta
condicin, es decir, no hay cambio en las salidas de sus estados anteriores.
Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condicin
reset pone la salida Q a 0.
La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden
conseguir a travs de circuitos integrados.

Flip-flop JK
El smbolo lgico para un flip-flop JK es el siguiente:

Este flip-flop se denomina como "universal" ya que los dems tipos se pueden
construir a partir de l. En el smbolo anterior hay tres entradas sncronas (J, K y
CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el
dato de las entradas a las salidas.
A continuacin veremos la tabla de la verdad del flip-flop JK:

Modo de operacin

ENTRADAS
CLK

SALIDAS

Mantenimiento

No cambia

Reset

Set

Conmutacin

Estado opuesto

Tabla 3: Tabla de verdad para un flip-flop JK

Observamos los modos de operacin en la parte izquierda y la tabla de la verdad
hacia la derecha. La lnea 1 muestra la condicin de "mantenimiento", o
inhabilitacin. La condicin de "reset" del flip-flop se muestra en la lnea 2 de la
tabla de verdad. Cuando J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el
flip-flop cambia a 0(Q=0).
La lnea 3 muestra la condicin de "set" del flip-flop JK. Cuando J=1 y K=0 y se
presenta un pulso de reloj, la salida Q cambia a 1. La lnea 4 muestra una
condicin muy difcil para el flip-flop JK que se denomina de conmutacin.

Flip Flop T
El flip-flop T o "toggle" (conmutacin) cambia la salida con cada borde de pulso de
clock, dando una salida que tiene la mitad de la frecuencia de la seal de entrada
en T.

Es de utilidad en la construccin de contadores binarios, divisores de frecuencia, y

dispositivos de sumas binarias en general. Se puede hacer a partir de flip-flops JK, llevando ambas entradas J y K a alta (high).

Flip Flop D
El "flip-flop" tipo D, sigue a la entrada, haciendo transiciones que coinciden con las
de la entrada. El trmino "D", significa dato; este "flip-flop" almacena el valor que
est en la lnea de datos. Se puede considerar como una celda bsica de
memoria. Un "flip-flop" D, se puede hacer con un"flip-flop" "set/reset", uniendo la
salida set (estado alto) con la salida reset (estado bajo), a travs de un inversor. El
resultado se puede sincronizar.

Flip flop maestro-esclavo

Los flip flops maestro-esclavo son construidos a partir con dos flip flops, uno sirve
de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el
maestro y se deshabilita el esclavo a travs de la compuerta not puesta a la
entrada del clock del segundo flip flop. Los datos de entrada se transmiten a la
salida del flip flop maestro. Cuando el pulso baja nuevamente a cero se
deshabilita el maestro lo cual evita que lo afecten las entradas externas y se
habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro.

Divisores de frecuencia con flip flop

Una aplicacin de los flip flop es la divisin de la frecuencia de la seal entrante .Al
poner el flip flop JK en estado de basculacin (J=K=1) y aplicamos un tren de
impulsos a la entrada del reloj la salida de Q es tambin un ten de impulsos con el
doble de periodo y la mitad de frecuencia de la seal de entrada del clock.
Entonces podemos usar para dividir la frecuencia en dos o en mltiplos de dos
haciendo ms conexiones entre flip flop JK en estado de basculacin.