Facultad de Ingeniera
rea de Computacin e Informtica
Arquitectura de Computadoras A
Semestre: 2014-2015/Il.
Proyecto Final
Procesador 8-Bits
Por:
Pablo Andrs Castaeda Estrada
Alan Israel Hernndez Martnez
El objetivo es desarrollar
un procesador, observar el
funcionamiento del procesador y mediante palabras de
control observar las operaciones aritmticas y lgicas bsicas
que este puede realizar. Con el diseo aprenderemos cmo
se relacionan los diferentes circuitos integrados para este fin
y lograr obtener una clara visin sobre su aplicacin en la
vida cotidiana de un computologo.
8
BITS
8
BITS
8
BITS
8
BITS
8
BITS
8
BITS
8
BITS
ALU
8 BITS
ACUMULADOR
TEMPORAL
8 BITS
ACUMULADOR
E1
CLS=0
CLS=1
E2
E0
[1,0,0,0,0,0,0,
0]
EI
[0,0,0,0,1,0,1,
0]
[0,0,0,0,1,1,1,
0]
E3
[0,1,0,0,0,0,0,
0]
[0,0,0,0,0,0,0,
0]
[0,0,0,0,1,0,1,
1]
[0,0,0,1,0,0,0,
0]
E7
[0,0,1,0,0,0,0,
0]
E6
ORDEN DE LOS
BITS
[A,B,C,D,I,CL,0,0]
[0,0,0,0,1,0,0,
1]
E5
E4
UNIDAD DE CONTROL
SET DE INSTRUCCIONES
Mnemnico/
Operando
Descripcin
Cdigo de
Operacin
CLR AC
Limpiar
el
contenido
del
Acumulador (AC)
Se transfiere el
contenido
del
Registro
de
Datos (RD) al
Acumulador
Temporal (ACT).
Se guarda en AC,
el contenido de
ACT.
Se complementa
el contenido de
RD, y se guarda
en ACTSe guarda en AC,
el contenido de
ACT.
El contenido de
RD
v
el
contenido de AC,
se guarda en
ACT.
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD
^
el
contenido de AC,
se guarda en
ACT.
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD
XOR
el
contenido de AC,
se guarda en
ACT.
Se guarda en AC,
STORE ACT,-,AC
STORE ACT,-,AC
STORE ACT,-,AC
AND
RD,AC,ACT
STORE ACT,-,AC
XOR RD,AC,ACT
STORE ACT,-,AC
Modo de
Direccionamien
to
0010 1111
INMEDIATO
0010 0000
INMEDIATO
0010 1100
INMEDIATO
0010 1001
INMEDIATO
0010 0101
INMEDIATO
NAND
RD,AC.ACT
STORE ACT,-,AC
MOV 1,-,ACT
STORE ACT,-,AC
MOV 0,-,ACT
STORE ACT,-,AC
ADD
RD,AC,ACT
STORE ACT,-,AC
INC RD,-,ACT
STORE ACT,-,AC
SUB RD,AC,ACT
STORE ACT,-,AC
DEC RD,-,ACT
el contenido de
ACT.
El Contenido de
RD
NAND
el
contenido de AC,
se guarda en
ACT.
Se guarda en AC,
el contenido de
ACT.
Se transfiere un
1 a ACT.
Se guarda en AC,
el contenido de
ACT.
Se transfiere un
0 a ACT.
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD
+
el
contenido de AC,
se guarda en
ACT.
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD
incrementa
en 1, se guarda
en ACT.
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD - el contenido
de AC, se guarda
en ACT.
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD decremento
en 1, se guarda
0010 0001
INMEDIATO
0010 1011
INMEDIATO
0010 0011
INMEDIATO
0000 1001
INMEDIATO
0001 1111
INMEDIATO
0000 0000
INMEDIATO
0001 0000
INMEDIATO
en ACT.
STORE ACT,-,AC
ADD
RD,RD,ACT
STORE ACT,-,AC
SUB RD,RD,ACT
STORE ACT,-,AC
JMP 00H
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD
+
el
contenido de RD,
se guarda en
ACT.
Se guarda en AC,
el contenido de
ACT.
El Contenido de
RD - el contenido
de RD, se guarda
en ACT.
Se guarda en AC,
el contenido de
ACT.
Salto
incondicional a la
direccin 0.
0001 1100
INMEDIATO
0000 0110
INMEDIATO
1000 0000
i.
ii.
iii.
iv.
CONCLUSIONES
La elaboracin del proyecto se fortalecieron los conocimientos sobre el
funcionamiento de un procesador bsico aplicando as lo adquirido
durante el curso de Arquitectura de Computadoras A.
Problemas y Soluciones
Se presentaron problemas con la EPROM ya que no entregaba
los valores que tena que entregar y la sustituimos por una
EEPROM AT28C16.
En cuanto a las ALUs presentaron problema ya que son
circuitos muy delicados.
En seguida se presentaron dificultades con los circuitos GAL ya
que el compilador que se utiliz para programarlas (ISPLever)
generaba muchos problemas as que se opt por usar el
WINCUPL,
con
el
cual
comenzaron
a
funcionar
satisfactoriamente de acuerdo a lo programado.
APRENDIZAJES
Durante la elaboracin del proyecto se aprendi a conectar en
cascada circuitos como el 74LS193 (contador) y el 74LS181 (ALUs),
Asi como desarrollar la lgica para disear un Generador de Ciclo de
Mquina para controlar cada circuito del procesador
BIBLIOGRAFA