Automao e Comando
Sistemas Digitais
10. ano
Mdulo 2
- Circuitos Lgicos
Rui Marques/2013
SISTEMAS DIGITAIS
276408636
Os circuitos lgicos digitais operam de modo que, quer as entradas quer as sadas
apenas assumem valores 0 ou 1. A cada um destes valores correspondem gamas de tenses predefinidas, de
que se representa um exemplo.
Figura 1 - Valores tpicos de tenso num sistema digital, para a famlia TTL
Neste exemplo, ao nvel de tenso entre 0 e 0,8 V (nvel lgico baixo) corresponde o valor lgico 0.
Ao nvel de tenso entre 2 e 5 V (nvel lgico alto) corresponde o valor lgico 1.
Isto quer dizer que o circuito digital responde da mesma maneira a todas as tenses que se encontrem dentro de
cada uma das zonas referenciadas.
De 0,8 V a 2 V, o nvel lgico indeterminado. Esta zona no deve ser usada.
So estas caractersticas dos circuitos lgicos que permitem a utilizao da lgebra de Boole para a anlise dos
sistemas digitais.
Complementao (
(NOT).
TABELAS DE VERDADE
Muitos circuitos tm mais que uma entrada e apenas uma sada. A sada de um
circuito lgico o seu estado.
Uma tabela de verdade mostra como a sada do circuito varia com as diversas
combinaes lgicas dos nveis nas entradas. As possveis combinaes das
entradas so listadas no lado esquerdo e o correspondente valor lgico surgir
direita, como se ilustra para o caso de 3 variveis C, B, e A.
entradas
sada
Figura 2
OPERAO OU (OR)
F = A + B (soma lgica)
O resultado de uma operao OR 1 se pelo menos uma das variveis de entrada for 1.
B
F
Lmpada apagada: 0
Lmpada acesa: 1
Smbolos lgicos
Os smbolos lgicos dos circuitos que implementam estas operaes sofreram alteraes em 1984 passando a
ser representadas de acordo com a norma IEEE/ANSI Standard 91. No entanto, as anteriores ainda se mantm
em muitas publicaes, pelo que sero apresentadas ambas as normas que designaremos por antigas
(anteriores a 1984) e modernas
F=B+A
Figura 3 - Tabela de verdade da operao OR e smbolos antigo e moderno, respetivamente, para uma OR de duas entradas
GATE OR
A gate (porta) OR opera de modo que a sua sada ser High (Alta, nvel lgico 1 ) se ou a entrada B ou a A ou
ambas estiverem no nvel lgico 1.
A sada da porta OR apenas ser Low (Baixa, nvel lgico 0) se todas as entradas estiverem no nvel lgico 0.
No mercado, estas gates esto disponveis nos circuitos integrados:
7432
4072
4075
Exerccio:
Resoluo:
Como se representa, a sada da porta OR vai para o estado Alto, cada vez que qualquer das entradas esteja Alta.
Quando A vai para o estado alto, em t , a sada fica no estado Alto, a permanecendo at ao instante t 4, altura em
que fica no nvel Baixo, pois ambas as entradas esto nesse estado. Note-se que as variaes em t 2 e em t3 no
afetam a sada, pois uma das entradas permanece Alta.
Exerccio:
Complete o diagrama temporal seguinte, em que A e B so entradas de uma porta OR com sada F:
A
B
F
4
OPERAO E (AND)
F = B A (multiplicao lgica)
Na expresso, o smbolo representa a operao da multiplicao AND.
O resultado de uma operao AND 1 se todas as variveis de entrada forem 1.
Interruptor aberto: 0
Interruptor fechado: 1
Lmpada apagada: 0
Lmpada acesa: 1
A
0
1
0
1
F=B.A
0
0
0
1
&
Figura 6 - Tabela de verdade da operao AND e smbolos para uma AND de duas entradas
O sinal da multiplicao geralmente omitido pelo que a sua expresso se torna F=BA. Para a operao AND
devemos recordar-nos que ela idntica vulgar multiplicao sendo as variveis 0 e 1.
GATE AND
A gate (porta) AND opera de modo que a sua sada ser High (Alta, nvel lgico 1 ) se e s se todas as entradas
forem altas.
As gates AND de 2 entradas apresentamse no mercado no C.I. 7408, do qual representamos o respetivo pin-out.
Figura 7 - Smbolos e Pin-out do 7408 - qudrupla AND de 2 entradas
A mesma operao ocorrer para AND com mais de duas entradas. Por exemplo para a AND de trs entradas a
expresso de sada ser F = CBA e para 4 entradas a expresso ser F = DCBA.
Em tecnologia TTL surgem os C.I:
7411
7421 dupla AND de 4 entradas, de que se representa os respetivos smbolo lgico, o pin-out e tabela de
verdade. (X quer dizer indiferente, podendo a entrada assumir quer o valor alto = H quer o baixo = L.)
Em tecnologia CMOS existem:
4081 - qudrupla AND de 2 entradas,
4073 - tripla AND de 3 entradas e
4082 - dupla porta AND de 4 entradas.
Exerccio:
Determinar a sada F da gate AND para as ondas de entrada representadas.
Resoluo:
Nos intervalos t2 - t3 e em t6 - t7, tanto B como A esto em nvel alto pelo que alta a respetiva sada.
Note-se que as variaes de nvel numa entrada, quando a outra se encontra a zero, no produzem qualquer
efeito na sada.
Exerccio:
Determinar a forma de onda F da sada da gate AND representada
Resoluo:
A sada F 1 desde que tanto B como A o sejam. Note-se que quando B est a 0, a sada 0
independentemente de A. Quando B est a 1 a onda de sada igual a A.
Assim a entrada A assume funes de controlo, determinando quando deve ou no a entrada A atingir a sada.
A entrada B funciona como ENABLE (permisso). Quando B =1, a condio de enable conseguida, pelo que A
vai para a sada; na situao em que B = 0, a gate ser INIBIDA, e a sada ser 0.
Voltaremos a este assunto mais tarde.
OPERAO NO (NOT)
Trata-se agora, ao contrrio das operaes OR e AND, de uma operao com uma nica varivel de entrada.
Assim se a sua entrada for A a respetiva sada ser:
F=
Interruptor aberto: 0
Interruptor fechado: 1
Lmpada apagada: 0
Lmpada acesa: 1
F=A
1
0
a)
4049
4069
AND
NOT
0+0=0
0.0=0
0=1
0+1=1
0.0=0
1=0
1+0=1
1.0=0
1+1 =1
1.1=1
Qualquer circuito lgico, por mais complexo que seja, poder ser realizado com gates OR, AND e NOT.
F=B A
F=B A
0
0
1
1
0
1
0
1
1
1
1
0
d)
&
c)
c)
Da tabela constata-se que a sada da NAND fica no estado Baixo s quando todas as entradas forem Altas.
CMOS
7400
4011
7410
4023
7420
4012
7430
4068
NAND de 8 entradas
74133
NAND de 13 entradas
PORTA NOR
O smbolo de uma gate NOR de duas entradas representa-se na figura seguinte. Trata--se dum smbolo anlogo
gate OR, seguido de um pequeno crculo que representa a inverso. A expresso da sada ser:
F=B+ A
A sada apenas assume o nvel Alto quando as entradas esto no nvel baixo. Se qualquer das entradas ficar
Alta, a sada da NOR ficar no nvel baixo.
1
0
0
1
1
0
1
0
1
F=B+ A
1
0
0
0
c)
d)
Os circuitos integrados que contm gates NOR, e dos quais representamos os de tecnologia TTL, so:
TTL
7402
4001
7427
4025
7425
4002
74260
-----
-----
4078
CMOS
=1
Da tabela de verdade conclui-se que a sada 1 se uma entrada 1, ou a outra, mas no ambas. Doutro modo:
a sada ALTA sempre que as duas entradas so diferentes.
Tanto da tabela de verdade como do circuito a) poderemos constatar que:
1. S tem duas entradas e a sua sada
F= A B+ B A=B A
2. A sada F ALTA sempre que os nveis das entradas so diferentes.
H portas EX-OR (XOR) em diversos circuitos integrados:
7486
74C86
10
4070
74HC86
Exerccio:
Determinar a onda de sada para as entradas representadas.
Resoluo:
A resoluo deste exemplo revela os seguintes pontos:
1. A sada acompanha a entrada A sempre que a outra entrada B se encontra a 0.
2. Na sada surge a onda A invertida, quando a entrada B =1, o que sucede entre t 1 e t2.
3. Conclui-se que a porta EX-OR um INVERSOR CONTROLADO; uma das entradas pode ser utilizada para
fazer com que o sinal presente na outra entrada surja na sada invertido ou no.
EXCLUSIVE-NOR
Este circuito, abreviadamente EX-NOR, realiza uma operao oposta ao EX-OR.
Da tabela de verdade, conclui-se que a expresso da sada ser F=BA+BA, indicando que a sada ser ALTA
sempre que as duas entradas tm o mesmo nvel.
Esta porta tambm apenas dispe de duas entradas, sendo bvio que a respetiva sada o inverso da porta EXOR e a sua expresso ser:
B
0
0
1
1
A
0
1
0
1
F=
1 A
B
A
B
0
0
1
F=
b)
ou
F=B A
d)
=1 14- Porta EX-NOR: a) circuito; b) Tabela de verdade; c) Smbolo antigo; d) Smbolo moderno
Figura
=1
A=B A
F=BA +BA=
B
11
74C266
4077
74HC266
12
Figura 15
se
o
Figura 16
13
14
Pode haver confuso de qual a operao que se realiza em primeiro lugar, podendo a mesma expresso ser
interpretada de dois diferentes modos. Pode entender-se como sendo uma operao OR entre C e B. A, ou uma
operao AND entre C + B e A.
Para evitar esta confuso realamos que, se numa expresso surgirem ANDs e ORs, considera-se que se
realiza em primeiro lugar a operao AND, a no ser que haja parntesis na expresso, o que dar prioridade
operao que esteja no seu interior.
Deste modo e num circuito anlogo ao anterior, verifique-se a utilizao do parntesis.
Apresentam-se ainda dois outros circuitos, realando-se a necessidade da utilizao de parntesis retos.
Figura 20
15
F= A B+C
&
Suponhamos agora que uma funo F de 3 variveis (C, B e A) definida, atravs da sua tabela de verdade, do
seguinte modo:
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
F
0
0
0
1
1
0
0
1
Veremos mais adiante que, a partir da tabela de verdade se pode obter a expresso booleana desta funo:
BA+C B
A +CBA
F=C
Podemos agora, a partir desta expresso booleana, desenhar o respetivo diagrama lgico ou logigrama. Como
as variveis de entrada aparecem negadas e no negadas, podemos desenhar o logigrama desta forma:
C
&
&
&
Figura
No entanto, pode pr-se a questo: ser esta a expresso mais simples de F?, ou ser este o circuito que mais
economicamente o realiza?
No captulo seguinte vamos estudar as formas de simplificar funes booleanas.
16
lgebra de Boole
Postulados e teoremas da lgebra de Boole
Vrios postulados e teoremas da lgebra de Boole podem ser usados para simplificar expresses e circuitos
lgicos.
Vejamos cada um dos teoremas acompanhados de circuitos lgicos que comprovam a sua validade
A+1=1
A
0
A+0=A
A+A= A
A A 1
Princpio da dualidade
Qualquer teorema ou identidade em lgebra de Boole permanece vlido se trocarmos entre si 0s por 1s e + por
Com este princpio possvel escrever um teorema a partir de outro.
17
A0=0
A1=A
AA=A
A A 0
Dupla negao
AA
18
A B B A
dual:
Propriedade associativa
A + (B + C) = (A + B ) + C =A + B + C
dual: A (B C) = (A B ) C =A B C
Propriedade distributiva
A (B + C) = (A B) + (A C)
dual: A + (B C) = (A + B) (A + C)
Regras da absoro
1. regra da absoro
A + (A B) = A
dual: A (A + B) = A
Demonstrao
Sendo A = 1, 1+ (1 B) = 1: o primeiro membro da equao 1 e o segundo tambm 1.
Sendo A = 0; A B = 0; 0 + 0 = 0: o primeiro membro da equao 0 e o segundo tambm 0.
A regra tambm pode demonstrar-se da seguinte maneira:
A + (A B) = A + AB = A (1+B) = A 1 =A
B
0
1
0
1
AB
0
0
0
1
A+ A B
0
0
1
1
A+ A B =A
19
2. regra da absoro
A (A B) A B
A (A B) A
B
dual:
Demonstrao
B )=( A+ A
) ( A + B )=1 ( A+ B )=A + B
A +( A
Comprovao pela tabela de verdade
A
A B
A (A B)
A B
0
0
1
1
0
1
0
1
1
1
0
0
0
1
0
0
0
1
1
1
0
1
1
1
A (A B) A B
Comprovao pelo circuito de contactos
A
3. regra da absoro
(A B) (A
B) A
(A + B) (A B) A
dual:
Demonstrao
(A B) (A
B) A (B
+ B) = A 1=
A
Comprovao pela tabela de verdade
A
A B
A B
(A B) (A
B)
0
0
1
1
0
1
0
1
1
0
1
0
0
0
0
1
0
0
1
0
0
0
1
1
(A B) (A
B) A
20
21
(A B C D)
(A
B C D) B C D
Exemplos:
(A B C D) (A B C D) B C D
Nota: para simplificar a representao, num termo produto podem-se omitir os parntesis. Tambm o smbolo da
multiplicao () pode ser omitido.
Assim, a expresso do primeiro exemplo pode tambm ser escrita nesta forma:
ABCD ABCD BCD
Exerccios:
1) Simplificar a expresso
A+ D
B
A
Z=D B
Resoluo
Pela regra da absoro generalizada, teremos:
Z =B A
2) Simplificar a expresso
F=DCB A +DCA
Resoluo
Pondo em evidncia o termo comum DC, teremos:
A)
F=DC ( B A+
Como
A )= A+ B
( B A+
3) Simplificar a expresso
, vem
F=DCB+ DC A .
F=A ( A+C
)
Resoluo
22
F=A A + AC
F= 0+ C A; F=CA
4) Simplificar a expresso
F= A ( A +B )+ C+CB
Resoluo
B+ C+CB
F= A A + A
;
B+ C+CB
F=0+ A
;
F= A B+ B+ C ;
F=B+ C
Teoremas de De Morgan
So dois importantes teoremas utilizveis na simplificao de expresses:
A negao de uma soma de duas variveis igual ao produto das mesmas variveis negadas:
B+ A= B A
O complemento de um produto de duas variveis idntico soma das mesmas variveis, mas complementadas:
B A= B+
Apesar de termos enunciado estes teoremas para duas variveis, ele extensivo a expresses que contenham
mais que duas variveis. Assim:
A B+C=
AB C
Se tratarmos AB como um produto vir:
( )
+ B ) C
A B C=
A + B C=( A
Exemplo:
Simplificar a expresso
Z =( D+ B ) (C + A)
Resoluo
B
)+( C+ A )
Z =( D+
B + C
A
Z = D
B+ C A
Z =D
Consequncias dos teoremas de De Morgan
Pela anlise do teorema
,
B+ A= B A
poderemos constatar que o 1. membro da equao a sada de uma
porta NOR, com entradas B e A. O 2. membro da equao consiste numa AND cujas entradas so previamente
invertidas. Estas duas representaes so equivalentes.
23
B A= B+
. O 1. membro da equao pode ser implementado por uma porta
Exemplo:
Implementar a funo
F=C+ B+
utilizando portas NAND e NOT.
Resoluo
Faremos uma dupla inverso ao 2. membro, o que no altera o seu valor lgico.
F=C+ B+
A
B
F=C
B A
F=C
F= A A= A
Para se obter uma porta AND, mais no preciso que ligar sada de uma NAND uma outra porta
NAND a funcionar como inversor, resultando a operao AND, pois, invertendo
BA
, obteremos
BA=BA
, que uma funo AND.
Para se realizar a operao OR, usando apenas portas NAND, basta utilizarmos o teorema de De Morgan,
pelo que se usam duas NAND como inversores para negar as entradas de uma terceira NAND, pois
B A=B+
A.
24
Figura 21
Efetuando um raciocnio anlogo, obtemos as implementaes seguintes utilizando portas NOR. Para uma
porta NOT, ligam-se as entradas da NOR, pois
A= A
A+
Com duas NOR obtm-se a operao OR, efetuando a segunda porta a funo de inversor, pois, invertendo
B+ A
, teremos
B+ A=B+ A
Recorrendo ao teorema de De Morgan, -nos permitido encontrar a representa o da funo AND, sendo
necessrias trs NOR, duas das quais a funcionar como inversores, pois
A=B
B+
A.
Figura 22
Exemplo:
Implementar a funo F = DC + BA utilizando o nmero mnimo de CI.
Resoluo
A implementao direta conduz utilizao de 2 CI: um 7408 que contm 4 portas AND e um 7432 que
contm 4 portas OR. Resulta:
Figura 23
25
Figura 24
Exemplo:
Implementar a funo F =
( D+C)
DC +B A
Resoluo
Vamos utilizar dois mtodos:
1 mtodo
Implementamos diretamente a funo:
Figura 25
Agora, e utilizando para as portas NOT a notao /, vamos negar duas vezes as entradas das portas OR
e as sadas das AND.
Redesenhamos o circuito, utilizando agora apenas portas lgicas NAND.
Figura 26
2 mtodo
Vamos colocando duplas negaes de modo a transformar a expresso da funo na forma de produtos
de duas variveis complementados. Assim:
( D+C)
F=DC +B A
( D
C)
F=DC +B A
( D
C)
F= DC +B A
B A
C
D
F= DC
Implementamos a expresso assim obtida, que se pode constatar reproduziria a
.
26
alternativos as tm.
3. Para cada situao, os dois smbolos representam o mesmo circuito fsico.
4. Nas portas NAND e NOR, tanto os smbolos standard como os alternativos possuem inverses, ou
nas entradas ou na sada. Nas portas AND e OR, os sm bolos alternativos possuem inverses tanto nas
entradas como na sada.
27
A utilizao destes smbolos alternativos promove uma mais fcil interpretao dos circuitos lgicos.
Vejamos um exemplo.
Exemplo:
Pretende-se que a sada do circuito seja ativa alta. Promova as modificaes convenientes de modo a tornar
mais evidente o respetivo funcionamento.
Resoluo
Deve obedecer-se ao princpio geral: sempre que possvel devem ligar-se sadas com inverso a entradas que
contenham inverso e sadas no invertidas a entradas que tambm o no sejam.
Deste modo, e representando a porta NOR pelo seu smbolo alternativo, obteremos o circuito representado na parte b1, de
onde se conclui que a sada ser ativa quando as entradas C e D forem altas e asAe B forem baixas.
Constate-se a dificuldade em obter esta concluso atravs da anlise do circuito original.
Figura 28
28
B
A+
C
BA+C B
A
+CB A
+CBA
F(CBA)= C
000 011
0
100
4
110 111
6
ou F(CBA) = mo + m3 + m4 + m6 + m7
Refira-se que cada mintermo obtido atravs da representao binria do nmero, considerando-se C o bit de
maior peso e A o de menor peso e representando-se logicamente cada varivel por 1 se no estiver negada e por
0 se o estiver. Assim, atendendo aos pesos respetivos, podemos elaborar a lista de mintermos:
F (CBA) = m (0, 3, 4, 6, 7)
F(CBA) = (0, 3, 4, 6, 7)
Esta representao da funo a soma dos mintermos correspondentes s linhas da tabela de verdade, para as
quais a funo assume o valor 1 na sada.
Efetuando raciocnio anlogo para uma representao de maxtermos, teramos, por exemplo:
) (C+ B
+A) ( C+B+
) ( C+
B
+A) ( C+
B+
A
)
F(CBA)=(C+B+ A
A
F(CBA) = M1 M2 M5 M6 M7
ou ainda de forma mais compacta, podemos elaborar a lista de maxtermos:
F(CBA) = M (1, 2, 5, 6, 7)
F(CBA) = (1, 2, 5, 6, 7)
Esta representao da funo o produto dos maxtermos correspondentes s combinaes das entradas, para
as quais a funo assume o valor 0 na sada.
Cabe referir que cada maxtermo constitudo por uma soma das variveis da funo, sendo agora entendidos
como 0 se a correspondente varivel no estiver negada e por 1 se estiver negada. Como regra prtica para
obter os maxtermos, poderemos escrever previamente o mintermo, obtendo-se o correspondente maxtermo,
complementando todas as variveis e passando o produto a soma.
29
Mintermo
Maxtermo
F(0,0,0)
C+B+A
F(0,0,1)
F(0,1,0)
B
A
C
B
A
C
BA
F(0,1,1)
F(1,0,0)
F(1,0,1)
BA
C
A
C B
C+B+ A
+ A
C+B
+ A
C+B
F(1,1,0)
A
CB
CB A
+B+A
C
+ B+ A
C
+ B
+A
C
F(1,1,1)
CBA
+B
+ A
Exemplo:
C
A +C B
A +CBA
F(C , B , A )=C B A +C B
Ou na forma de lista de mintermos:
C + B+ A)( C + B+
A)
F(C , B , A )=(C+ B+ A)(C+ B+ A)(
Ou na forma de lista de maxtermos:
30
BA
C
00
01
11
BA
10
CD
(a)
01
11
10
00
(b)
00
(c)
01
Figura 29 - Grficos ou mapas de Karnaugh para reduo de funes de duas (a), trs (b) e11
quatro (c) variveis.
Nas linhas e colunas devem aparecer todas as combinaes que se podem fazer ao atribuir
10 os dois possveis
valores que as variveis podem tomar. A ordem de colocao das combinaes deve ser tal que, de uma coluna
ou linha para a seguinte, apenas muda uma varivel. Diz-se ento que, entre duas clulas consecutivas, existe
adjacncia algbrica. Portanto, nos casos de duas, trs e quatro variveis, existe uma total coincidncia entre
as adjacncias grfica e algbrica. A primeira clula, tanto no sentido horizontal como vertical, adjacente
ltima.
Para explicar melhor os passos necessrios para reduzir uma funo, partiremos de um caso concreto.
Suponhamos que, partindo do enunciado de um problema, se chega tabela de verdade da Figura:
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
F
0
1
1
1
0
1
0
1
00
0
1
01
11
10
31
Para obter a expresso lgica mais simplificada combinam-se em grupos as clulas contendo 1s. Cada grupo s
pode ter um nmero de 2n clulas (2, 4, 8 ...). O objetivo reunir as clulas em poucos grupos de grandes
dimenses.
Cada grupo ir fornecer um termo para a expresso lgica e quanto maior for a sua dimenso maior a
simplificao.
Devem-se observar as seguintes regras:
BA
C
00
0
1
01
11
10
F=A+B C
BA
CBA+
C
. Mantendo B e C os seus valores,
BA
= C B ( A+ A
) = CB
CBA+
C
32
A soma lgica em termos que difiram apenas por uma varivel faz desaparecer (absorve) a varivel diferente. a
coincidncia entre as adjacncias algbrica e grfica que justifica o mtodo.
Na figura seguinte podemos observar agrupamentos das clulas nos extremos, uma vez que so adjacentes,
resultando o termo
CD A
.
BA
CD
00
01
11
10
00
01
11
10
BA
CD
00
00
01
11
10
01
11
10
F B A D B
Quanto maior for o agrupamento, mais simplificado o termo:
BA
CD
00
01
11
10
00
01
11
10
FC
33
00
01
11
10
00
01
11
10
F=1
As 4 clulas dos cantos tambm so adjacentes e podem formar um grupo:
BA
CD
00
00
01
11
10
01
11
F D A
00
00
01
11
10
1
34
01
11
1
BA
00
CD
01
11
10
00
01
11
10
35
Exerccios:
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
F
1
0
0
0
1
1
0
0
Fig. A
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
1
0
1
0
1
1
1
1
1
0
1
0
0
0
0
0
Fig. B
5) Usando mapas de Karnaugh, obtenha a expresso mais simplificada, na forma de soma de produtos, das
seguintes funes:
a.
C BA+ CBA
F=CB A+
b.
C B A+ D
CB
A + D C
B A+ D C B A + D C
BA+ D
CB A+
DCB A+
DCBA
F= D
6) Usando mapas de Karnaugh, desenhe o logigrama do circuito mais simples que implementa a seguinte
funo:
B
A+ C B A+ CB
F=C
Estando a chave mestre ligada a porta abre se for acionado o boto de abertura (a=1) e o
contacto da segunda porta estiver fechado (c=1)
Estando a chave mestre ligada a porta abre sempre que o boto de emergncia for acionado
(e=1).
36
Famlias Lgicas
Os circuitos integrados digitais esto agrupados, fundamentalmente em duas famlias lgicas: bipolares e MOS
Da famlia bipolar a mais importante a TTL e da MOS a mais importante a CMOS.
A tenso nominal para os circuitos integrados TTL ( Transstor Transstor Logic) de + 5 V com uma variao
mxima de 5%, pelo que a alimentao s pode variar entra 4,75 V e 5,25 V).
Para os circuitos integrados CMOS (Complementary Metal-Oxide Semiconductor) a alimentao pode variar de 3
a 8 V. Para efeitos de melhor comparao das duas famlias, assumiremos a mesma tenso nominal de + 5 V
como sucede em TTL.
rpida
A famlia TTL principalmente reconhecida pelo facto de ter duas sries que comeam pelos nmeros 54 para os
componentes de uso militar e 74 para os componentes de uso comercial.
Em grande desenvolvimento.
37
Destacam-se atualmente as sub-famlias de alta velocidade HC e HCT que funcionam com tenses
de alimentao de 2 a 6 V e so pino a pino e funo por funo compatveis com TTL.
74HC (compatvel, pino a pino e funo por funo, com os dispositivos TTL)
74HCT (inteiramente compatvel com TTL, eletricamente, pino a pino e funo por funo)
Nveis de rudo
Os sinais eltricos esprios, que podem provocar tenses indesejveis entre os condutores eltricos, designamse por rudo. Existe um rudo de baixa frequncia como o das variaes da tenso de alimentao, e um rudo de
frequncia aleatria geralmente provocado por sinais em circuitos de comutao.
Entende-se por imunidade ao rudo a capacidade denotada por um circuito de suportar uma certa variao da
tenso de entrada sem que a sua sada mude de estado.
A medida da imunidade ao rudo de determinada porta designada por margem de rudo. A margem de rudo,
que se expressa em volts, pois o mximo valor do rudo que pode ser suportado por uma porta.
Existem duas margens de rudo, respetivamente de nvel ALTO e de nvel BAIXO. Assim, teremos para margem
de rudo de nvel ALTO: UOHmin - UIHmin e para margem de rudo de nvel BAIXO UILmx - UOLmx , respetivamente.
UCC = +5 V
UOHmin (2,4 V)
UIHmin (2 V)
UILmx (0,8 V)
UOLmx (0,4 V)
Figura 30
38
UDD = +5 V
UOHmin (4,9 V)
UIHmin (3,5 V)
UILmx (1,5 V)
UOLmx (0,1 V)
Figura 31
IOLmax corrente mxima que pode ser absorvida pela sada no estado baixo
IOHmax corrente mxima que pode ser debitada pela sada no estado alto
39
Compatibilidade de correntes
Para a sada no estado baixo (L):
IOLmax IILmax
Figura 32
Figura 33
TTL
Parmetro
4000B
74HC
74HCT
74
74LS
74AS
74ALS
3,5
3,5
2,0
2,0
2,0
2,0
2,0
UIL mx (V)
1,5
1,0
0,8
0,8
0,8
0,8
0,8
4,95
4,9
4,9
2,4
2,4
2,7
2,7
UOL mx (V)
0,05
0,1
0,1
0,4
0,5
0,5
0,4
IIH mx (A)
40
20
200
20
IIL mx (A)
1600
400
500
100
IOH mx (mA)
0,4
0,4
0,4
0,4
IOL mx (mA)
0,4
16
20
Tabela 2
40
Tipo de sadas
Sadas em totem-pole
A maioria das portas lgicas apresentam-se numa configurao totem-pole, designao que resulta da existncia
de dois dispositivos de comutao (Sa,Sb) colocados conforme se indica na figura
Figura 36
Internamente, o controlo dos dois comutadores realizado de modo a que esteja fechado um e s um dos
comutadores.
No possvel ligar entre si sadas totem-pole
Existe a possibilidade de uma das sadas estar no estado alto e a outra estar no estado baixo, ocasionando um
curto-circuito.
41
Figura 37
Figura 38
No circuito externo sada em coletor aberto deve existir uma resistncia ligada a Vcc (+5V) resistncia de
pull-up - para que a sada apresente um valor aceitvel no intervalo de variao para o estado alto quando S b
est aberto.
possvel ligar entre si sadas em coletor aberto.
Figura 39
42
Figura 40
Nestas condies diz-se que a sada est num estado de alta impedncia (Hi-Z), como se estivesse desligada
do circuito
possvel ligar entre si sadas tri-state, desde que apenas uma esteja habilitada (enabled)
Figura 41
43