Twido RegistrosInternos Bit

Bits de sistema (%S)
Page 1 of 12

See: Temas relacionados
Enviar comentarios
Introduccin
La siguiente seccin contiene informacin detallada acerca de la funcin de los bits de sistema y del modo
en el que se controlan.
Descripcin detallada
La tabla siguiente contiene una descripcin general de los bits de sistema y del modo en el que se
controlan:
Bit de
Funcin
sistema
Descripcin
Estado Control
inicial
%S0
Normalmente en estado 0, este bit se

pone a 1 mediante:
S o U>S,
SIM
S o U>S
S, SIM
Reinicio en fro
Una recuperacin de la alimentacin

con prdida de datos (fallo de
batera)
El programa de aplicacin o el Editor
de tablas de animacin
El monitor de operacin.
Este bit se establece en 1 durante la

primera exploracin completa. El sistema
lo restablece en 0 antes de la siguiente
exploracin.
%S1
Reinicio en caliente

pone a 1 mediante:
Una recuperacin de la alimentacin

con copia de seguridad de datos
El programa de aplicacin o el Editor
de tablas de animacin
El monitor de operacin.
El sistema lo restablece en 0 al final de

una exploracin completa.
%S4
Base de tiempo: 10 ms
%S5
Base de tiempo: 100 ms
%S6
Base de tiempo: 1 s
%S7
Base de tiempo: 1 min
Un reloj interno controla los cambios en la

tasa de estado. No estn sincronizados
con la exploracin del autmata.
Ejemplo: %S4
mk:@MSITStore:C:\Archivos%20de%20programa\Schneider%20Electric\TwidoSuite\A... 23/01/2015
%S8
Prueba del cableado
Page 2 of 12
Inicialmente en estado 1, este bit se utiliza 1

para realizar la prueba de cableado
cuando el autmata se encuentra en el
estado "no configurado". Para modificar el
valor de este bit, utilice las teclas del
monitor de operacin con el fin de realizar
los cambios necesarios en el estado de
las salidas:
%S9
Restablecimiento de las
salidas
En estado 1, restablece las salidas.

En estado 0, autoriza la prueba del
cableado.
Normalmente, este bit 0 puede

establecerse en 1 mediante el programa o
el terminal (en el Editor de tablas de
animacin):
U, SIM
En estado 1, las salidas se fuerzan a

0 cuando el autmata se encuentra
en modo de ejecucin.
En estado 0, las salidas se
actualizan de forma normal.
%S10
Estado de la comunicacin
de E/S
Normalmente en estado 1 (TRUE en el

panel de control). El sistema puede
establecer este bit en 0 (FALSE en el
panel de control) cuando se detecta la
interrupcin de la comunicacin de la E/S.
%S11
Desborde de watchdog
Normalmente definido en 0. El sistema

puede establecer en 1 este bit cuando el
tiempo de ejecucin del programa (tiempo
de exploracin) supera el tiempo de
exploracin mximo (watchdog del
software).
S, SIM
El desborde de watchdog hace que el

autmata cambie al modo de detencin.
%S12
Autmata en modo de
ejecucin
Este bit refleja el estado de ejecucin del

autmata. El sistema establece el bit en 1
cuando el autmata est en ejecucin.
Por el contrario, lo establece en 0 para
detenerlo, iniciarlo o cambiarlo a cualquier
otro estado.
S, SIM
%S13
Primer ciclo en modo de

ejecucin
Normalmente en estado 0, el sistema

1
establece este bit en 1 durante la primera
exploracin una vez que el autmata haya
pasado al modo de ejecucin.
S, SIM
%S17
ltimo bit expulsado
Normalmente definido en 0. Lo establece
S->U,
Page 3 of 12
el sistema en funcin del valor del ltimo

bit expulsado.
SIM
Indica el valor del ltimo bit expulsado.

%S18
Error o desborde aritmtico
Normalmente definido en 0. Se pone en 1

en caso de desborde cuando se realiza
una operacin de 16 bits, es decir:
S->U,
SIM
S->U,
SIM
S->U,
SIM
U->S,
SIM
Un resultado mayor que + 32.767 o

menor que - 32.768, en longitud
simple.
Un resultado mayor que +
2.147.483.647 o menor que 2.147.483.648, en longitud doble.
Un resultado mayor que +
3,402824E+38 o menor que 3,402824E+38, en coma flotante.
Una divisin entre 0
La raz cuadrada de un nmero
negativo.
Una conversin ITB o BTI no
significativa: valor BCD fuera de los
lmites.
Se debe verificar mediante el programa

de aplicacin despus de cada operacin
que entrae un riesgo de desborde. El
usuario deber establecerlo en 0 si se
produce un desborde.
%S19
Desborde del perodo de

exploracin (exploracin
peridica)
Normalmente en estado 0. El sistema

establece este bit en 1 en caso de
desborde del perodo de exploracin
(tiempo de exploracin mayor que el
perodo definido por el usuario en la
configuracin o programado en %SW0).
El usuario se encarga de restablecer en 0
este bit.
%S20
Desborde de ndice

establece en 1 cuando la direccin del
objeto indexado es menor que 0 o mayor
que el tamao mximo de un objeto.
Se debe verificar mediante el programa
de aplicacin despus de cada operacin
que entrae un riesgo de desborde. Se
debe establecer en 0 si se produce un
desborde.
%S21
Inicializacin GRAFCET

pone a 1 mediante:
Page 4 of 12
Un reinicio en fro, %S0=1

El programa de aplicacin, slo en la
parte de procesamiento previo del
programa, mediante una instruccin
de establecimiento (S %S21) o de
establecimiento de bobina -(S)- %
S21
El terminal.
En estado 1, causa la inicializacin del

GRAFCET. Los pasos activos se
desactivan y los pasos iniciales se
activan.
El sistema lo establece en 0 despus de
la inicializacin del GRAFCET.
%S22
Restablecimiento del
GRAFCET
Normalmente en estado 0, este bit slo se

puede poner en 1 mediante el programa
durante el procesamiento previo.
U->S,
SIM
U->S,
SIM
U->S
En estado 1, causa la desactivacin de

los pasos activos de todo el GRAFCET. El
sistema lo restablece en 0 cuando se
inicia la ejecucin del procesamiento
secuencial.
%S23
Preajuste e inmovilizacin del Normalmente en estado 0, el programa

GRAFCET
slo puede establecer este bit en 1 en el
mdulo de procesamiento previo del
programa.
En estado 1, valida la ubicacin previa del
GRAFCET. Si se mantiene este bit en 1,
se inmoviliza el GRAFCET (se inmoviliza
el grfico). El sistema lo restablece a 0
cuando se inicia la ejecucin del
procesamiento secuencial para garantizar
que el grfico GRAFCET abandone el
estado de inmovilizacin.
%S24
(1)
monitor de operacin
Normalmente en estado 0, el usuario

puede establecerlo en 1.
En estado 0, el monitor de operacin

funciona con normalidad.
En estado 1, el monitor de operacin
est inmovilizado y permanece en la
pantalla actual, el parpadeo se
bloquea y se detiene el proceso de
introduccin mediante el teclado.
(1)
Este bit de sistema no est disponible

para el autmata TwidoExtreme
Page 5 of 12
(TWDLEDCK1).
%S25
(1)
Elegir un modo de
visualizacin en el monitor de
operacin.
Puede elegir entre dos funciones de

presentacin en el monitor de operacin
de 2 lneas: modo de datos o modo
normal.
Si %S25=0, entonces se habilita el

modo normal.
En la primera lnea, puede escribir el
nombre de un objeto (una palabra
de sistema, una palabra de
memoria, un bit de sistema, etc.).
En la segunda lnea puede leer su

valor.
Si %S25=1, entonces se habilita el
modo de datos.
En la primera lnea, puede visualizar
el valor %SW68.
En la segunda lnea, puede
visualizar el valor %SW69.
Cuando %S25=1, el operador del teclado

se bloquea.
Nota: La versin del firmware debe ser
V3.0 o posterior.
(1)

(TWDLEDCK1).
%S26
(1)
Elegir un valor con signo o

sin signo en el monitor de
operacin
Puede elegir entre dos tipos de valores:

con signo o sin signo.
Si %S26=0, entonces se habilita la

visualizacin del valor con signo (32.768 a 32.767).
Las seales +/- aparecen al inicio de
cada lnea.
Si %S26=1, entonces se habilita la
visualizacin del valor sin signo (0 a
65.535).
%S26 slo puede usarse si %S25=1.

Nota: La versin del firmware debe ser
V3.0 o posterior.
(1)

(TWDLEDCK1).
%S31
Mscara de evento
Page 6 of 12
Normalmente en 1.
U->S,
SIM
U->S,
SIM
U->S,
SIM
U->S,
SIM
U->S,
En estado 0, los eventos no se

pueden ejecutar y permanecen en
espera.
En estado 1, los eventos se pueden
ejecutar.
Tanto el sistema como el usuario pueden

establecer este bit en su estado inicial 1
(durante un reinicio en fro).
%S33
Lectura/cambio de la
Normalmente en 0.
configuracin de seleccin de
En estado 0, %SW33 a %SW38
lectura o escritura para el
contienen la configuracin Ethernet
servidor Ethernet
de la aplicacin (IP declarada o
asignada por BOOTP o IP
automtica autoasignada).
En estado 1, la nueva configuracin
queda determinada por %SW33 a %
SW38.
El usuario y el sistema pueden establecer
este bit en su estado inicial 0 (durante un
reinicio en fro). A continuacin, Ethernet
se restablece para aplicar la configuracin
de la aplicacin con independencia de la
configuracin actual.
%S38
Autorizacin de los eventos

que se van a colocar en la
cola de eventos
Normalmente en 1.
En estado 0, los eventos no se

pueden colocar en la cola de
eventos.
En estado 1, los eventos se colocan
en la cola de eventos desde que se
detectan.

establecer este bit en su estado inicial 1
(durante un reinicio en fro).
%S39
Saturacin de la cola de
eventos
Normalmente en 0.
En el estado 0, se informa de todos

los eventos.
En el estado 1, se pierde al menos
un evento.

establecer este bit en 0 (durante un
reinicio en fro).
%S50
Actualizacin de la fecha y la
Page 7 of 12
hora mediante las palabras % Normalmente en estado 0, tanto el

SW49 a %SW53
programa como el monitor de operacin
pueden establecer este bit en 1 0.
SIM
En estado 0, se pueden leer la fecha

y la hora.
En estado 1, se pueden actualizar la
fecha y la hora.
En el flanco descendente de %S50, se

actualiza el RTC interno del autmata.
%S51
Estado del reloj de

fecha/hora
Normalmente en estado 0, tanto el

U->S,
SIM
S, SIM
U, SIM
En estado 0, la fecha y la hora son

coherentes.
En estado 1, el usuario debe
inicializar la fecha y la hora.
Cuando este bit est en 1, los datos del

reloj de fecha/hora no son vlidos. Es
posible que no se haya configurado nunca
la fecha y la hora, que el nivel de la
batera sea bajo o que la constante de
correccin del autmata no sea vlida
(que no se haya configurado nunca, que
el valor del reloj corregido y el valor
guardado sean diferentes o que el valor
est fuera de rango).
Cuando el estado 1 cambia al estado 0,
se fuerza la escritura de la constante de
correccin en el RTC.
%S52
RTC = error
Este bit gestionado por el sistema indica

que no se ha introducido la correccin del
RTC y que la fecha y la hora son
errneas.
%S59
Actualizacin de la fecha y la
hora mediante la palabra %
SW59
En estado 0, la fecha y la hora son

coherentes.
En estado 1, la fecha y la hora
deben inicializarse.
Normalmente en estado 0, tanto el

En el estado 0, la palabra de
sistema %SW59 no se gestiona.
En el estado 1, la fecha y la hora
aumentan o disminuyen en funcin
Page 8 of 12
de los flancos ascendentes en los

bits de control establecidos en %
SW59.
%S66
(1)
Habilitacin/deshabilitacin
del indicador luminoso BAT
(slo para autmatas que
admiten una batera externa:
autmatas TWDLC40DRF.)
El usuario puede establecer este bit de

sistema. Permite que el usuario encienda
o apague el indicador luminoso BAT:
S o U>S
U, SIM
U, SIM
Si se establece en 0, el indicador
luminoso BAT se habilita (se
restablece en 0 durante el
encendido del sistema).
Si se establece en 1, el indicador
luminoso BAT se deshabilita (el
indicador luminoso permanece
apagado aunque haya una batera
externa baja o no haya una batera
externa en el compartimiento).
(1)
Este bit de sistema no est

disponible para el autmata
TwidoExtreme (TWDLEDCK1).
%S69
(1)
Visualizacin del indicador

luminoso STAT de usuario
En estado 0, el indicador luminoso STAT

est apagado.
En estado 1, el indicador luminoso STAT
est encendido.
(1)

(TWDLEDCK1).
%S75
(1)
Estado de la batera externa

(slo para autmatas que
admiten una batera externa:
autmatas TWDLC40DRF.)
El sistema establece este bit de sistema.

Indica el estado de la batera externa y lo
puede leer el usuario.
En estado 0, la batera externa

funciona con normalidad.
Si se establece en 1, la alimentacin
de la batera externa es baja o no
hay una batera externa en el
compartimiento.
(1)

(TWDLEDCK1).
%S95
Restauracin de palabras de
memoria
Este bit puede establecerse si las

palabras de memoria se han guardado
previamente en la EEPROM interna. Al
finalizar, el sistema establece este bit de
nuevo en 0 y el nmero de palabras de
memoria restauradas se define en %
Page 9 of 12
SW97.
%S96
Programa de copia de
seguridad correcto
0
Este bit se puede leer en cualquier
momento (ya sea mediante el programa o
durante el ajuste), en especial despus de
un inicio en fro o un reinicio en caliente.
%S97
Operacin de salvaguarda de
%MW correcta
%S100
Conexin del cable de

comunicaciones TwidoSuite
Cambio de la direccin de un
puerto (protocolo Modbus)
En estado 1, el cable de
comunicaciones TwidoSuite est
desconectado o TwidoSuite est
conectado.
En estado 0, el cable de conexiones
remotas TwidoSuite est conectado.
Este bit se usa para modificar la direccin

de un puerto mediante las palabras de
sistema %SW101 (puerto 1) y %SW102
(puerto 2) Para hacer esto, %S101 debe
definirse en 1.
S, SIM
En estado 0, la operacin de
salvaguarda de %MW no es
correcta.
En estado 1, la operacin de
salvaguarda de %MW es correcta.
Indica si el cable de comunicaciones

TwidoSuite est conectado.
%S101
En estado 0, el programa de copia

de seguridad no es vlido.
En estado 1, el programa de copia
de seguridad es vlido.
0
Este bit se puede leer en cualquier
momento (ya sea mediante el programa o
durante el ajuste), en especial despus de
un inicio en fro o un reinicio en caliente.
S, SIM
En estado 0, no se puede cambiar la

direccin. El valor de %SW101 y %
SW102 coincide con la direccin de
puerto actual.
En estado 1, es posible cambiar la
direccin mediante la modificacin
de los valores de %SW101 (puerto
1) y %SW102 (puerto 2). Tras
modificar los valores de las palabras
de sistema, hay que volver a
establecer %S101 en estado 0.
Nota:
Page 10 of 12
%S103
%S104
Utilizacin del protocolo

ASCII
(1)
Cuando se est en modo online, la

direccin del puerto 2 no se puede
modificar mediante un bit de sistema
%S101 y palabra de sistema %
SW102.
%SW102 y el puerto 2 no estn
disponibles para el autmata
TwidoExtreme (TWDLEDCK1).
Permite utilizar el protocolo ASCII en el

Comm 1 (%S103) o en el Comm 2 (%
S104). El protocolo ASCII se configura
mediante las palabras de sistema %
SW103 y %SW105 para el Comm 1, y %
SW104 y %SW106 para el Comm 2.
S->U
En estado 0, el protocolo que se

utiliza es el que se configur en
TwidoSuite.
En estado 1, se utiliza el protocolo
ASCII en el Comm 1 (%S103) o en
el Comm 2 (%S104). En este caso,
hay que configurar previamente las
palabras de sistema %SW103 y %
SW105 para el Comm 1 y %SW104
y %SW106 para el Comm 2.
Nota: %S104, %SW104, %SW106 y

Comm 2 no estn disponibles para el
autmata TwidoExtreme (TWDLEDCK1).
%S110
Intercambios de conexin
remota
Este bit se restablece en 0 mediante el

programa o el terminal.
%S111
Intercambio nico de
conexin remota
%S112
Activacin de la conexin
remota
En estado 1 para un master, se

completan todos los intercambios de
conexin remota (slo E/S remotas).
En estado 1 para un slave, se
completa el intercambio con el
master.
En estado 0 para un master, se ha
completado un nico intercambio de
conexin remota.
En estado 1 para un master, est
activo un nico intercambio de
conexin remota.
En estado 0 para un master, la
conexin remota est activada.
Page 11 of 12
conexin remota est desactivada.

%S113
Configuracin/funcionamiento
de la conexin remota
En estado 0 para un master o slave,

la configuracin o el funcionamiento
de la conexin remota son correctos.
configuracin o el funcionamiento de
la conexin remota presentan un
error.
En estado 1 para un slave, la
configuracin o el funcionamiento de
la conexin remota presentan un
error.
S->U
%S118
Error de E/S remota

puede poner en 0 este bit si detecta una
interrupcin de comunicacin de la E/S en
la conexin remota.
%S119
Error de E/S local

puede poner en 0 este bit si detecta una
interrupcin de comunicacin de la E/S en
la base de control. %SW118 determina la
naturaleza de la interrupcin de
comunicacin. Se restablece en 1 cuando
desaparece la interrupcin de
comunicacin.
%S120
Desborde de PWM0 de
entrada (%IW0.7)
Normalmente se establece en 0, pero el

autmata lo puede establecer en 1
cuando la frecuencia de la seal a %
IW0.7 est fuera de un rango vlido para
%IW0.7. El usuario lo restablece a 0.
S->U
%S121
Desborde de PWM1 de
entrada (%IW0.8)
Normalmente se establece en 0, pero el

autmata lo puede establecer en 1
cuando la frecuencia de la seal a %
IW0.8 est fuera de un rango vlido para
%IW0.8. El usuario lo restablece a 0.
S->U
NOTA:
(1)
Este bit de sistema no est disponible para el autmata TwidoExtreme (TWDLEDCK1).
Descripcin de las abreviaturas empleadas en la tabla anterior

Tabla de abreviaturas:
Abreviatura
Descripcin
Controlado por el sistema
Controlado por el usuario
U->S
Establecimiento en 1 por el usuario,
Page 12 of 12
restablecimiento en 0 por el sistema

S->U
Establecimiento en 1 por el sistema,

restablecimiento en 0 por el usuario
SIM
Aplicado en el simulador TwidoSuite
2011 Schneider Electric. Reservados todos los derechos.

Twido RegistrosInternos Bit

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Twido RegistrosInternos Bit

Diunggah oleh

Hak Cipta:

Format Tersedia

Bits de sistema (%S)

Bits de sistema (%S)

Normalmente en estado 0, este bit se

Una recuperacin de la alimentacin

Este bit se establece en 1 durante la

Normalmente en estado 0, este bit se

Una recuperacin de la alimentacin

El sistema lo restablece en 0 al final de

Base de tiempo: 100 ms

Base de tiempo: 1 min

Un reloj interno controla los cambios en la

Bits de sistema (%S)

Prueba del cableado

Inicialmente en estado 1, este bit se utiliza 1

En estado 1, restablece las salidas.

Normalmente, este bit 0 puede

En estado 1, las salidas se fuerzan a

Normalmente en estado 1 (TRUE en el

Normalmente definido en 0. El sistema

El desborde de watchdog hace que el

Este bit refleja el estado de ejecucin del

Primer ciclo en modo de

Normalmente en estado 0, el sistema

ltimo bit expulsado

Normalmente definido en 0. Lo establece

Bits de sistema (%S)

el sistema en funcin del valor del ltimo

Indica el valor del ltimo bit expulsado.

Error o desborde aritmtico

Normalmente definido en 0. Se pone en 1

Un resultado mayor que + 32.767 o

Se debe verificar mediante el programa

Desborde del perodo de

Normalmente en estado 0. El sistema

Normalmente en estado 0, este bit se

Normalmente en estado 0, este bit se

Bits de sistema (%S)

Un reinicio en fro, %S0=1

En estado 1, causa la inicializacin del

Normalmente en estado 0, este bit slo se

En estado 1, causa la desactivacin de

Preajuste e inmovilizacin del Normalmente en estado 0, el programa

Normalmente en estado 0, el usuario

En estado 0, el monitor de operacin

Este bit de sistema no est disponible

Bits de sistema (%S)

Puede elegir entre dos funciones de

Si %S25=0, entonces se habilita el

En la segunda lnea puede leer su

Cuando %S25=1, el operador del teclado

Este bit de sistema no est disponible

Elegir un valor con signo o

Puede elegir entre dos tipos de valores:

Si %S26=0, entonces se habilita la

%S26 slo puede usarse si %S25=1.

Este bit de sistema no est disponible

Bits de sistema (%S)

En estado 0, los eventos no se

Tanto el sistema como el usuario pueden

Autorizacin de los eventos

En estado 0, los eventos no se

Tanto el sistema como el usuario pueden

En el estado 0, se informa de todos

Tanto el sistema como el usuario pueden