Anda di halaman 1dari 4

Garnica Ayala Hctor Daniel

FLIP FLOPS TIPO D

74LS74

74LS75 Y 74LS77
El TTL / MSI SN54 / 74LS75 y SN54 / 74LS77 son pestillos utiliza
como temperatura de almacenamiento temporal de
informacin binaria entre unidades de procesamiento y
entrada / salida poner o unidades indicadoras. Informacin
presente en una (D) de entrada de datos se transfiere a
la salida Q cuando la Habilitacin es ALTA y la salida Q seguir
los datos de entrada, siempre y cuando la habilitacin
permanece ALTA. Cuando el Habilitar va BAJO, la informacin
(que estuvo presente en la entrada de datos en el momento
de la transicin OC-INCURRIDOS) se mantiene en la salida Q
hasta que l se permite Habilitar se pone en ALTA.
El SN54 / 74LS75 dispone de Q y Q complementaria
salida de un 4-bit pestillo y est disponible en los paquetes
de 16 pines.

Lgica Secuencial y combinatoria

Garnica Ayala Hctor Daniel

74LS174
El LSTTL / MSI SN54 / 74LS174 es una alta velocidad
Hex D Flip-Flop. El dispositivo se utiliza principalmente
como un registro de almacenamiento disparado por
flanco 6 bits. La informacin sobre las entradas D se
transfiere al almacenamiento durante el LOW a HIGH
transicin de reloj. El dispositivo tiene un Master Reset
al mismo tiempo borrar todo el flip-flop El LS174 se
fabrica con el proceso de diodo de barrera Schottky
para de alta velocidad y es completamente compatible
con todas las familias Motorola TTL.
D-Type Entradas Edge-Triggered
Buffered-Positivo Reloj Edge-Triggered
Restablecer Comn asncrono
Entrada Clamp Diodos Lmite De alta velocidad
Efectos de terminacin

Lgica Secuencial y combinatoria

Garnica Ayala Hctor Daniel

74LS175
El LSTTL / MSI SN54 / 74LS175 es una alta velocidad Quad D
Flip-Flop. El dispositivo es til para los requisitos generales de
flip-flop en el reloj y entradas claras son comunes. La
informacin sobre las entradas D se almacena durante el LOW
a Transicin de reloj ALTO. Ambas salidas verdaderas y
complementadas de cada flip-flop estn provistos. Una
entrada de Reinicio restablece todos los flip-flops,
independientes de las Entradas de reloj o D, cuando BAJO.
El LS175 est fabricado con el proceso de diodo de barrera
Schottky de alta velocidad y es completamente compatible
con todas las familias Motorola TTL.

FLIPFLOP TIPO J-K


74LS73

Lgica Secuencial y combinatoria

Garnica Ayala Hctor Daniel

74LS76
El SN54 / 74LS76 ofrece J individual, K, pulso de reloj, Direct
Set and Direct Clear inputs. Estos flip-flops duales estn
diseados de modo que cuando el reloj pasa a alta, las
entradas estn habilitados y se aceptarn datos. El nivel
lgico de las entradas J y K llevar a cabo de acuerdo con la
Tabla de verdad, siempre y cuando se observen mnimo los
tiempos de preparacin. Los datos de entrada se transfieren
a las salidas en Transiciones de reloj de alto a bajo.

74LS112

Lgica Secuencial y combinatoria