Trong ba thập kỷ qua, kỹ thuật xử lý thông tin đã phát triển mạnh. Hệ thống
truyền tin được tổ chức theo các lớp chức năng: định dạng và mã hoá nguồn tin, điều
chế, mã hoá kênh, ghép kênh và đa truy nhập, trải phổ tần số, mật mã hoá và đồng
bộ. Hiện nay, các mạch số, chuyển mạch, hệ thống truyền dẫn, và các thiết bị lưu trữ
là một trong những lĩnh vực phát triển mạnh mẽ nhất trong công nghệ điện tử. Do
cáp quang có băng tần hầu như không giới hạn nên hệ thống viễn thông số đang
chuyển biến dần ngành công nghiệp điện thoại và tạo nên sự hội tụ nhanh chóng của
thông tin thoại, số liệu và thông tin hình ảnh (video).
Việc truyền dẫn tín hiệu truyền thông hầu hết được thực hiện theo phương
pháp số. Trong khi đó tín hiệu tự nhiên (thoại, số liệu, hình ảnh,...) lại biến thiên liên
tục theo thời gian, nghĩa là tín hiệu tự nhiên có dạng tương tự. Để phối ghép giữa
nguồn tín hiệu tượng tự và các hệ thống xử lý số, người ta dùng các mạch chuyển đổi
tương tự-số (ADC: Analog Digital Converter) và ngược lại là chuyển đổi số-tương tự
(DAC: Digital Analog Conver).
Bài viết này sẽ trình bày lý thuyết tổng quan và phân tích các kĩ thuật biến đổi
đồng thời đánh giá sai số trong biến đổi tương tự - số ADC.
ADC
UA UM UD
Mạch lấy Lượng tử Mã hoá
mẫu hoá
UA
UM t
U
chuẩn 1/2R
K7 X7
+
13 D Q
U LSB -
Ue 2 C
R
K6 X6
11 +
U LSB D Q
2 - C
R
+ K5 X5
Bộ
9 D Q
2
U LSB - C mã
Z2
R K4 X4 hoá
7
+ D Q ưu Z1
U LSB
2 - C tiên
R K3 X3 Z0
+
5 D Q
U LSB - C
2
R X2
3
2
U LSB K2
3 + D Q
U LSB C
2 -
R K1 X1
1
+ D Q
U LSB - C
2
1/2R
Hình 3: Bộ biến đổi A/D làm việc theo phương pháp song song
Ue Ue
Z= =7
U LSB U chuan
Nhược điểm này có thể được khắc phục bằng cách sau mỗi bộ so sánh, ta dùng
một trigơ với tư cách là một bộ nhớ đệm lật theo sườn để nhớ các trị analog. Trigơ
này, dưới tác dụng của tín hiệu nhịp sẽ khởi động cho các trigơ tiếp sau. Ở trường
hợp này bảo đảm giữ nguyên trạng thái dừng trên lối ra bộ mã hoá ưu tiên khi tác
động sườn xung để khởi động trigơ.
Như đã thấy rõ ở bảng 1, các bộ so sánh xác lập ở trạng thái “1” theo trình tự
từ dưới lên trên. Trình tự này sẽ không được đảm bảo nếu các sườn xung là dựng
đứng. Bởi vì do có sự khác nhau về thời gian trễ của các bộ so sánh nên có thể sẽ
chuyển sang một trình khác. Trong các tình huống xác định, trạng thái quá độ này có
thể được ghi vào các trigơ như là khi sườn xung khởi động trigơ và sườn tín hiệu
Thời gian lấy mẫu cần phải nhỏ hơn thời gian trễ của bộ so sánh, còn điểm bắt
đầu của nó được xác định bởi sườn xung khởi động. Sự khác nhau về thời gian trễ đã
gây ra độ bất định thời gian(khe) của mẫu. Để giảm nhỏ trị số của nó đến mức đã
tính toán trong mục trước, tốt nhất là sử dụng các bộ so sánh có khả năng giảm nhỏ
thời gian trễ. Nhờ các tầng làm việc song song nên phương pháp biến đổi A/D vừa
mô tả là nhanh nhất.
2.2. Phương pháp song song cải biến
Điểm hạn chế của phương pháp song song là: Số lượng các bộ so sánh tăng
lên theo hàm mũ với độ dài của từ. Chẳng hạn, đối với bộ biến đổi 8 bit, cần đến 255
bộ so sánh. Có thể giảm đáng kể giá thành nếu giảm nhỏ tốc độ biến đổi. Muốn vậy
người ta tổ hợp phương pháp song song với phương pháp trọng số.
Khi xây dựng bộ biến đổi 7 bit theo phương pháp cải biến ở bước thứ nhất 4
bit già của mã được biến đổi song song (hình 4). Sau bước này ta thu được giá trị
lượng tử thô của điện áp vào. Nhờ một bộ biến đổi D/A ta sẽ có một điện áp analog
tương ứng. Điện áp vào được đem trừ đi điện áp này. Phần dư còn lại sẽ được biểu
diễn dưới sạng số nhờ một bộ biến đổi A/D 4 bit thứ hai.
Nếu hiệu số giữa giá trị xấp xỉ thô và điện áp vào được khuếch đại lên 16 lần
thì có thể sử dụng 2 bộ biến đổi A/D với cùng một dải điện áp vào. Tất nhiên là sự
khác nhau giữa 2 bộ biến đổi sẽ được quy về các yêu cầu của độ chính xác ở bộ biến
Bộ Bộ
biến Bộ biến
đổi biến - + đổi
Bộ nhớ đổi
A/D + A/D
trích mẫu D/A
song song
song 4 bit song
4 bit 4 bit
U U 1/16U
chuẩn chuẩn chuẩn
Z7Z6Z5Z4 Z3 Z2 Z1 Z0
Hình 4: Bộ biến đổi A/D thực hiện theo phương pháp song song cải biến.
Ue Ue
Z= = 255
U LSB U chuan
Phần tử nhớ
trích mẫu + K
Phần tử điều Bộ
Ue - khiển tạo
Bộ so sánh
nhịp
U(z)
Bộ
Z
biến Bộ nhớ
đổi
D/A
Z7Z6Z5Z4Z3Z2Z1Z0
U
chuẩn
Hình 5: Bộ biến đổi A/D làm việc theo phương pháp trọng số
Z=Ue/USLB
Trước khi bắt đầu do đơn vị logic điều khiển (thí dụ như máy vi tính) ghi vào
bộ nhớ các giá trị không (xoá hết thông tin trong bộ nhớ). Ngay sau đó xác lập giá trị
“1” cho bit già, ở đây Z7 =1. Nhờ đó, điện áp trên lối ra bộ biến đổi D/A bằng:
U(Z) = 27 ULSB
Giá trị này chính là một nửa dải có thể của tín hiệu tạo ra. Nếu điện áp vào Ue
lớn hơn trị số này thì phải có Z7 = 1. Nếu nhỏ hơn thì Z7=0. Do đó đơn vị điều khiển
cần phải chuyển Z7 ngược về trạng thái 0. Nếu biến ra K của bộ so sánh nhận giá trị
0. Ngay sau đó, số dư
Ue - Z7.2. ULSB
cũng được so sánh như vậy với các bit trẻ gần nhất.
Sau 8 bước so sánh tương tự, số nhị phân Z được ghi trong bộ nhớ. Sau phép
biến đổi A/D ta có điện áp tương ứng bằng:
Ue = Z ULSB
Do đó
Z = Ue/ULSB
U(Z)
Bộ biến
đổi Bộ đếm thuận Bộ tạo
D/A nghịch nhịp
U
chuẩn Z7Z6Z5Z4Z3Z2Z1Z0
Nhờ có bộ trừ mà điện áp vào Ue được so sánh với điện áp bù U(z). Nếu hiệu
1
số Ue − U Z > U LSB thì bộ đếm làm việc trong chế độ cộng. Nhờ vậy mà U(z)
2
1
tiến sát đến điện áp vào. Nếu Ue − U Z < U LSB thì bộ đếm là một bộ trừ. Lúc
2
đó điện áp bù luôn luôn bám theo điện vào. Vì lý do trên mà loại mạch như thế được
gọi là các bộ biến đổi A/D kiểu bám.
+
Ue - K1
Bộ
- đếm
VS + K2
f Z
U tf
chuẩn Z= Ue
U chuan
Hình 7: Bộ biến đổi A/D làm việc theo phương pháp răng cưa.
Điện áp răng cưa tăng từ giá trị âm đến giá trị dương theo luật:
U chuan
VS = t − Vo
τ
Lối ra của phần tử logic XOR giữ ở trạng thái “1” cho đến khi điện áp răng
cưa còn nằm trong dải từ 0 đến Ue. Thời gian tương ứng với quá trình đó bằng:
τ
Δt = Ue
U chuan
Nếu trên lối vào có điện áp âm thì thoạt tiên điện áp răng cưa đạt giá trị của
điện áp vào rồi sau đó đi qua giá trị 0. Theo trình tự này có thể xác định được dấu
của điện áp đo. Độ dải đo cũng giống như trong trường hợp tín hiệu dương, nó chỉ
phụ thuộc vào biên độ của điện áp đo. Sau mỗi lần đo bộ đếm lại lặp về “0” và điện
áp răng cưa lại có giá trị âm ban đầu, để đảm bảo cho việc đưa ra các số liệu ổn định
thì kết quả dưới dạng số trước đó thường được nhớ trong khi tạo số mới. Khi san
bằng liên tục bằng phương pháp bù thì điều này là không cần thiết vì rằng sau khi san
bằng trạng thái biến đổi của bộ đếm không thay đổi nếu Ue giữ nguyên.
Như thấy từ công thức trên, sự tản mát của hằng số thời gian τ trực tiếp ảnh
hưởng đế độ chính xác của phép đo. Bởi vì độ chính xác được xác định bởi mạch
RC, cho nên độ trôi thời gian và nhiệt độ của tụ điện cũng ảnh hưởng đến nó. Vì các
nguyên nhân này mà độ chính xác khó vượt qua 0,1%
S1 C1
- Thiết bị điều
+ khiển
-
Ue + t2 t1
S2 U1 Bộ đếm thời
- gian tích phân
U
chuẩn + Bộ tạo
Bộ đếm
nhịp
kết quả
Ue Bộ chỉ
Z= n1
U chuan thị
Hình 8. Bộ biến đổi A/D thực hiện bằng phương pháp tích phân kép.
U1 t1 t2
Sau khi kết thúc phép đo, để xác định các giá trị số thì khoá S1 hở mạch ra,
điện áp chuẩn được đặt tới bộ tích phân qua khoá S2. Khi đó điện áp chuẩn sau khi
chọn được ngược dấu với điện áp vào. Như vậy, điện áp ra lại giảm đi như mô ta
trên hình (11). Khoảng thời gian lại đó điện áp ra trở nên bằng không được xác định
nhờ bộ so sánh và bộ đếm kết quả.
τ
t 2 = n 2T = U 1 (t1 )
U chuan
ta có kết quả:
Ue
Z = n2 = n1
U chuan
Bộ tích phân
Bộ khuyếch đại
Ue
CI Bộ so sánh
R
- - Đến thiết bị
-
+ + điều khiển
+
- UI
U
chuẩn + S3
UK C
Hình 10: Phương pháp tích phân kép có hiệu chỉnh tự động điểm không
Sai số dịch trong bộ so sánh cũng có thể được hiệu chỉnh ở một mức độ đáng
kể. Ở trạng thái nghỉ, điện áp ra bộ tích phân U1 được lập không phải ở không như
trong các mạch khảo sát trước đây, mà dịch đi một điện áp bằng thiên áp của tiền
khuếch đại, tức là ngay sát điện áp ngưỡng của bộ chuyển mạch.
Bởi vì trong vòng bù có 2 bộ khuếch đại liên tiếp, cho nên rất dễ xuất hiện
kích. Để ổn định, có thể dấu một điện trở nối tiếp với tụ CN. Ngoài ra, hệ số khuếch
đại của bộ tiền khuếch đại được hạn chế một cách hợp lý ở mức dưới 100. Nhờ vậy
mà việc nhận được một thời gian trễ nhỏ (điều này cần thiết cho hoạt động của so
sánh) cũng đơn giản hơn.
Các bộ biến đổi A/D kiểu tích phân được chế tạo dưới dạng các mạch CMOS
đơn khối. Có thể chia chúng thành 2 nhóm chính: loại có lối ra song song để dùng
chung (đặc biệt để xử lý lại số liệu kết hợp với máy vi tính) và loại có các lối ra dồn
kênh nhị - thập phân dùng để điều khiển các bộ chỉ thị.
-1/2ULSB UZ
Học viên: Đỗ Việt Hùng - 14 - CH2001
Nếu bằng một bộ biến đổi D/A ta biến đổi ngược số nhận được thành điện áp
thì sẽ phát hiện sai số lượng tử dưới dạng tạp âm.
Bên cạnh sai số hệ thống do lượng tử hoá còn có sai số đáng kể do mạch gây
ra. Nếu các điểm giữa của các bậc trên đường gấp khúc lý tưởng ở hình 11 được nối
liền với nhau thì ta có một đường thẳng với một hệ số góc duy nhất xuất phát từ gốc
toạ độ. Trong các bộ biến đổi A/D thực tế đường thẳng này không xuất phát từ điểm
0 (sai số dịch) và độ nghiêng của nó khác 1 (sai số khuếch đại). Sai số khuếch đại
trong dải biến đổi tín hiệu là nguyên nhân gây ra độ lệch hằng số tương đối giữa trị
số gia và trị số nguyên thuỷ. Ngược lại, sai số dịch lại tạo ra sai số hằng số tuyệt đối.
Sai số hệ thống do lượng tử hoá có thể dẫn tới tình trạng phi tuyến tính của
đặc tuyến trong trường hợp các bậc không đều nhau. Khi xác định các sai số tuyến
tính người ta hiệu chỉnh các vị trí 0 và hiệu chỉnh độ khuếch đại rồi phát hiện độ lệch
lớn nhất giữa điện áp vào và đường thẳng lý tưởng. Trị số này sau khi giảm đi sai số
lượng tử bằng 1/2ULSB thí chính là tổng các sai số phi tuyến.
3.2. Sai số động:
Trong các Vôn kế số, xuất phát từ hiện tượng là: trong suốt thời gian biến đổi
thì điện áp vào là không đổi. Khi xử lý tín hiệu, ngược lại điện áp vào lại liên tục
biến đổi. Trong xử lý số, qua các khoảng thời gian bằng nhau ta tiến hành lấy mẫu
điện áp biến động ở lối vào bằng các phần tử nhớ-trích mẫu. Các số liệu này được
biến đổi thành dạng số nhờ bộ biến đổi A/D. Dãy số tương ứng chỉ mô tả đủ chính
xác tín hiệu liên tục ở lối vào khi thoả mãn định lý về rời rạc hoá: tần số lấy mẫu fA ít
nhất phải lớn hơn 2 lần tần số lớn nhất của tín hiệu fMAX. Vì thế thời gian biến đổi
của bộ biến đổi A/D cần phải nhỏ hơn 1/2 fMAX .
Trong phạm vi ứng dụng này, để đánh giá độ chính xác thì các tham số của bộ
biến đổi A/D và phần tử nhớ-trích mẫu phải được khảo sát kết hợp. Thí dụ, sẽ không
có ý nghã sử dụng bộ biến đổi A/D 12 bit mà phần tử nhớ-trích mẫu sau thời gian tác
động không tăng trưởng đến trị số bằng 1/212 ≈ 0,025% dải đo.
Một sai số động khác gây ra bởi độ bất định thời gian (khe) ΔtA của điểm lấy
mẫu kéo theo độ bất định của giá trị Δ U của điện áp mẫu (hình 12). Thời gian của
khe chỉ tạo ra một độ trễ cố định. Khi tính toán sai số cực đại ta giả thiết rằng tín
Nếu nó cần phải nhỏ hơn trị số của mức lượng tử ULSB của bộ biến đổi A/D thì
điều kiện thời gian của khe có dạng:
U LSB U LSB
Δt A < =
Uˆω max 1 U ω max
max
2
ở các tần số cao của tín hiệu rất khó thoả mãn điều kiện này. Thí dụ hằng số sau đay
sẽ nhận điều đó: đối với bộ biến đổi 8 bit thì ULSB/UMAX=1/255. Nếu tần số cực đại
của tín hiệu bằng 100Mhz thì thời gian bất định nhỏ hơn 125 psec.
Ue
Û e
ΔU
t
ΔtA
trong công thức trên đã bỏ qua sai số bù và sai số tăng ích và T(1) = 0.
Tương tự, sai số phi tuyến vi phân theo LSB là
W( k ) - Q
DNL(k ) = víi k = 1 tíi 2 n -2
Q
Rõ ràng là INL và DNL có quan hệ với nhau. Trong thực tế, DNL là vi phân
thứ nhất của INL, nghĩa là :
DNL(k) = INL(k+1) - INL(k)
Hai thông số chất lượng của đặc tuyến ADC liên quan đến INL và ANL là mã
ẩn (missing code) và tính đơn điệu (monotonicity).
Nếu một ADC có một số mã không bao giờ xuất hiện tại đầu ra, thì bộ chuyển
đổi ADC đó được gọi là có mã ẩn. Điều này tương đương với độ rộng nhị phân
W(k)=0 tại mã đó và kèm theo một sai số DNL khá lớn.
Tính đơn điệu là khi đầu ra của ADC tăng hoặc giảm tuyến tính theo tín hiệu
đầu vào. Khi kiểm tra tính đơn điệu của ADC, các ảnh hưởng của nhiễu phải được
loại bỏ.