FUNCION
LOGICA
SIMBOLO
ESQUEMATIC
O
74xx00
NAND
DISPO
NIBILI
DAD
S/N
SI
# DE
PINES
# DE
COMPUER
TAS
74xx01
NAND
NO
14
74xx04
NOT
SI
14
74xx05
NOT
SI
14
74xx08
AND
NO
14
74xx09
AND
NO
14
74xx10
NAND
SI
14
74xx11
AND
SI
14
74xx12
NAND
SI
14
74xx125
Buffer
state
SI
14
74xx126
Buffer
state
SI
14
14
74xx13
NAND
SI
14
74xx132
NAND
SI
14
74xx14
NOT
SI
14
74xx20
NAND
NO
14
74xx22
NAND
NO
14
74xx25
NOR
SI
14
74xx27
NOR
SI
14
74xx30
NAND
NO
14
74xx32
OR
SI
14
74xx33
NOR
NO
14
74xx365
YES
SI
16
74xx366
NOT
SI
16
74xx37
NAND
SI
14
74xx38
NAND
SI
14
74xx39
NAND
SI
14
74xx40
NAND
NO
14
74xx425
BUFFER
STATE
NO
16
NAND
SI
14
# DE
COMPUER
TAS
4
4093
NAND
SI
14
4069
NOT
SI
14
4069
NOT
SI
14
4081
AND
SI
14
4081
AND
SI
14
4023
NAND
SI
14
4073
AND
SI
14
9962
NAND
NO
14
NO
REFERENC
E
NO
REFERENC
E
9800-9801
NAND
NO
14
4011
NAND
SI
14
NO
FUNCION
LOGICA
SIMBOLO
ESQUEMATI
CO
DISPONIBILI
DAD S/N
# DE
PINES
REFERENC
E
4012
NAND
SI
14
9961
NAND
NO
14
4002
NOR
SI
14
4025
NOR
SI
14
4068
NAND
SI
14
4071
OR
SI
14
4001
NOR
SI
14
NO
REFERENC
E
NO
REFERENC
E
4011
NAND
SI
14
4011
NAND
SI
14
4011
NAND
SI
14
4012
NAND
SI
14
NO
REFERENC
E
3. Consulte las hojas de datos (data sheet) para los CI (en TTL y CMOS) que
operen las siguientes funciones lgicas: AND 2, AND 3, OR 2, OR 3, NOT, NAND
4, NOR 3, BUFFER, BUFFER TRI ESTATE, y el regulador LM7805.
2 entradas 4 compuertas
AND
F
0
0
0
1
B
0
1
0
1
C
0
1
0
1
0
1
0
1
F
0
0
0
0
0
0
0
1
Funcin lgica OR 2:
B
0
0
1
1
0
0
1
1
4 compuertas OR de 2 entradas
Data sheet CI CMOS (4071)
4 compuertas OR de 2 entradas
F
0
1
1
1
Funcin lgica OR 3:
B
0
1
0
1
3 compuertas OR de 3 entradas
3 compuertas OR de 3 entradas.
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F
0
1
1
1
1
1
1
1
F
1
0
2 compuertas NAND de 4
entradas.
Tabla de verdad para compuertas NAND de 4 entradas.
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F
1
0
0
0
0
0
0
0
BUFFER
6 compuertas YES o
de una entrada.
B
0
1
A
0
1
0
1
F
0
1
Z
Z
Regulador LM7805:
Data sheet
El primer PLD fue llamado PAL (Programmable Array Logic). Los PAL solo
utilizan compuertas Lgicas (sin Flip-Flops), por lo que solo permiten la
implementacin de circuitos combinacionales. Para superar esta limitacin
luego fueron creados losregistered PLDs los cuales incluyen Flip-Flops en cada
salida del circuito. Con estos dispositivos es posible implementar
funciones secuenciales simples.
A comienzos de los 80s, se fueron agregando circuitos lgicos adicionales a las
salidas de los PLDs. La nueva celda de salida, llamada Macrocell, contiene (a
parte de Flip-Flops) puertas lgicas y multiplexores. La celda en si es
programable, permitiendo varios modos de operacin. Adicionalmente provee
una seal de retorno o feedback desde la salida del cricuito al arreglo
programable, lo que le da una mayor flexibilidad. Esta nueva estructura fue
llamada generic PAL (GAL).
Todos estos chips (PAL, PLA, registered PLD, GAL/PALCE) son conocidos en
conjunto como SPLDs (Simple PLDs). La GAL/PALCE es la nica que an se
fabrica en chips independientes.
Luego de esto se fabricaron chips con muchas GAL en su interior utilizando una
arquitectura mucho ms sofisticada, mejor tecnologa y muchas otras
caractersticas adicionales como soporte para JTAG. Estas estructuras son
conocidas como CPLD (Complex PLD). Los CPLD son bastante populares por su
alta densidad de puertas, alto performance y bajo costo.
Finalmente a mediados de los 80s fueron introducidas las FPGA, las cuales
difieren de los CPLD en su arquitectura, tecnologa y costos. Estos dispositivos