Funciones
Estructura
Componentes
Registros
ALU
Unidad de Control
Memorias
Buses
Entrada/Salida
Memorias externas
Elementos Perifericos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ley de Moore
El numero de transistores por chip se duplica
cada ao
El costo del chip permanece sin cambios
CADA 18 MESES SE DUPLICA LA POTENCIA DE
CALCULO SIN MODIFICAR EL COSTO
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Crecimiento CPU/Transistores
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Performance
Se incrementa la velocidad del procesador
Se incrementa la capacidad de la memoria
La velocidad de la memoria corre siempre por
detras de la velocidad del procesador
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Soluciones
Incrementar el numero de bits que se manejan
simultneamente
Cambiar las interfaces de las Dram
Cache
ARQUITECTURA
Arquitectura son aquellos atributos visibles al
programador
Set de instrucciones, numero de bits usados para
representacion de datos, mecanismos de E/S,
tecnicas de direccionamiento, etc.
MODELO OSI
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Funciones
Las funciones de una computadora son:
Procesar Datos
Almacenar datos
Mover datos
Controlar los procesos anteriores
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Vista Funcional
Almacenar
ENTRADA
DE DATOS
CONTROL
Procesar
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Vista Funcional
Movimiento de datos e.j. Teclado a pantalla
Almacenar
ENTRADA
DE DATOS
CONTROL
Procesar
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Vista Funcional
Almacenamiento e.j. Bajar de Internet a disco
Almacenar
ENTRADA
DE DATOS
CONTROL
Procesar
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Vista Funcional
Proceso de o hacia almacenamiento
al dia mov. bancario
e.j. Poniendo
Almacenar
ENTRADA
DE DATOS
CONTROL
Procesar
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Vista Funcional
Procesando desde almacenamiento a E/S e.j.
Imprimiendo el estado bancario
Almacenar
ENTRADA
DE DATOS
CONTROL
Procesar
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EL MODELO HARVARD
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
BUS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
COMPUTADOR
Se construye una configuracin de uso general
de funciones lgicas y aritmticas
Este hardware realizara diferentes funciones de
acuerdo a las seales de control aplicadas al
mismo
Acepta DATOS, SEALES DE CONTROL y
PRODUCE RESULTADOS
En lugar de reconfigurar el hardware,
reconfiguramos las SEALES DE CONTROL para
cada caso
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Seales de control
Cada programa es una secuencia de pasos
En cada paso se realiza una operacin
aritmtica o lgica con ciertos datos.
Para cada paso se necesita un nuevo conjunto
de seales logicas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SOLUCION
Asociar un CODIGO ESPECIFICO a cada posible
conjunto de SEALES DE CONTROL.
Aadir al HARDWARE DE USO GENERAL una
parte encargada de generar las SEALES DE
CONTROL a partir del CODIGO ESPECIFICO.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Pipeline
La arquitectura en pipeline consiste en ir
transformando un flujo de datos en un proceso
comprendido por varias fases secuenciales,
siendo la entrada de cada una la salida de la
anterior.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CPU
SECCION DE DATOS
REGISTROS
UNIDAD ARITMETICA LOGICA
SECCION DE CONTROL
interpreta las instrucciones y realiza la transferencia entre registros. Es
responsable de la ejecucion de las instrucciones del programa, las que
se almacenan en la memoria principal
MEMORIA
Consiste en un conjunto de registros numerados
(direccionados) en forma consecutiva.
Bit
4 bits: 1 nibble
8 bits: 1 octeto
Las palabras pueden se de 16, 32, 64, 128 o mas bits.
La estructura de la memoria consiste en un arreglo
lineal de las diversas locaciones ordenadas en forma
consecutiva
El numero que identifica en forma univoca cada palabra
se define como su direccin
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Mapa de memoria
0
2048
231-4
DISCO
TERMINAL
IMPRESORA
232-4
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SISTEMA
OPERATIVO
ESPACIO PARA EL
USUARIO
CODIGOS DE
INSTRUCCION
INTERPRETE DE
INSTRUCCIONES
DATOS
FUNCIONES LOGICAS Y
ARITMETICAS DE USO
GENERAL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RESULTADOS
Estructura
Perifericos
Computadora
Memoria
principal
CPU
Computer
BUS
E/S
Lineas de
comunicacion
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Estructura - CPU
CPU
Computer
Registros
E/S
BUS
Memoria
CPU
Conecciones
Internas CPU
Unidad de
control
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ALU
Secuencias
logicas
ALU
Con.
Registers
Unidad
De
Control
Unidad de control
Registros y
Decodificadores
Control
De la
memoria
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Procesador
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNIDAD DE
CONTROL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Que es un programa?
Una secuencia de pasos
Para cada paso se realiza una operacion logica o
matematica
Para cada operacion se necesita un set de
seales de control diferentes
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
compilador
Un programa ensamblador convierte el
programa en lenguaje simbolico o lenguaje de
maquina
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MAQUINA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
FUNCION DE LA UNIDAD DE
CONTROL
Para cada operacin se provee un codigo unico
e. J. ADD, MOVE
YA TENEMOS UNA
COMPUTADORA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Mediante un programa
ensamblador convierte el
programa mnemonico en
lenguaje simbolico o lenguaje
de maquina
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
AL MUX A SI
AMUX:1
AL MUX B SI
BMUX:1
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
AL MUX DE DIRECCIONES DE
MEMORIA DE CONTROL
CUANDO COND:111 (DECODE)
LOGICA DE SALTOS DE
CONTROL
Componentes
La UNIDAD DE CONTROL y la UNIDAD
ARITMETICA Y LOGICA constituyen la UNIDAD
CENTRAL DE PROCESO
Las INSTRUCCIONES y los DATOS necesitan
ingresar al sistema y poder entregar sus
resultados
e.j. ENTRADA/SALIDA
Repaso
El usuario escribe un programa en un lenguaje
de alto nivel.
Mediante un programa ensamblador se
convierte el programa en lenguaje simbolico a
lenguaje de maquina.
Se almacena en disco.
El sistema operativo de la computadora carga el
programa en lenguaje de maquina desde el
disco a la memoria principal
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
INDICADOR DE
ESTADO
DESPLAZADOR
COMPLEMENTADOR
LOGICA
ARITMETICA Y
BOOLEANA
ALU
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
REGISTROS
UNIDAD DE
CONTROL
REGISTROS
ORIGEN 1
(rs1)
DEL
BUS
DE
DATOS
REGISTROS
ORIGEN 2
(rs2)
UNIDAD
DE
CONJUNTO
CONTROL
DE
selecciona y
regula las
funciones de
los
REGISTROS
y de la ALU
REGISTROS
Del IR
AL BUS DE
DIRECCIONES
ALU
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
AL BUS DE
DATOS
ESTADOS A LA
UNIDAD DE CONTROL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
INSTRUCCIONES:
CARACTERISTICAS Y
FUNCIONES
CODIGOS DE OPERACION
Categorias
Operaciones Aritmticas y lgicas
Transferencia de datos entre:
Dos registros
Entre registros y memoria
Entre dos posiciones de memoria
Entrada y salida
Control
REFERENCIAS A OPERANDOS
DATOS
Direcciones
Datos
Caracteres
Datos lgicos
PILAS
OPERACIONES BASICAS
PUSH (introducir)
POP (extraer)
OPERACIONES CON POSICIONES
FORMATO
Big Endian
Litle Endian
Bi-endian
CARACTERISTICA DE LAS
INSTRUCCIONES MAQUINA
Elementos
Cdigo de operacin (CODOP)
Referencia a operando fuente
Referencia a operando resultado
Referencia a la siguiente instruccin
DIAGRAMA DE ESTADOS DE UN
CICLO DE INSTRUCCION
REPRESENTACION DE LAS
INSTRUCCIONES
Secuencia de bits divididas en campos.
Para no usar secuencias de bits se utiliza una
representacin simblica.
CODOP
REFERENCIA A
OPERANDO
REFERENCIA A
OPERANDO
CODOP
Se representan mediante abreviaturas llamadas
MNEMOTECNICOS
ADD
SUB
MPY
DIV
LOAD
STOR
sumar
restar
multiplicar
dividir
cargar datos de memoria
almacenar datos en memoria
Tipos de instrucciones
DE PROCESAMIENTO DE DATOS (Aritmticas y
Lgicas)
DE ALMACENAMIENTO DE DATOS
DE TRANSFERNCIA DE DATOS
DE CONTROL
NUMERO DE DIRECCIONES
4 NECESARIAS PARA UNA OPERACIN
MATEMATICA:
2 LUGARES PARA OPERANDOS
1 LUGAR PARA EL RESULTADO
1 LUGAR PARA LA DIRECCION DE LA PROXIMA
INSTRUCCION
TIPOS DE OPERANDOS
Categorias generales mas importantes
Direcciones
Nmeros
Enteros o con coma fija
Con coma flotante
Decimales
Caracteres
ASCII
EBDIC
Datos lgicos
TIPOS DE OPERACIONES
Los CODOP pueden ser:
TRANSFERENCIAS DE DATOS
ARITMETICAS
LOGICAS
DE CONVERSION
DE E/S
DE CONTROL DEL SISTEMA
DE CONTROL DE FLUJO
TRANSFERENCIA DE DATOS
Es la operacin de maquina mas bsica
ARITMETICAS
Suma, resta, multiplicacion y division
LOGICAS
Not, or, an, xor, =
CONVERSION
ENTRADA/SALIDA
CICLO DE INSTRUCCION
Dos pasos
Extraer
Ejecutar
Ciclo de extraccin
COMIENZO
EXTRAER
PROXIMA
INSTRUCCION
Ciclo de ejecucin
EJECUTAR LA
PROXIMA
INSTRUCCION
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
FINALIZAR
Ejemplo
Un procesador posee un solo registro de datos
llamado ACUMULADOR (AC).
Las INSTRUCCIONES y los DATOS son de 16
bits.
El FORMATO DE INSTRUCCIN indica que
puede haber 24=16 cdigos de operacin
(codops) diferentes.
Se pueden redireccionar hasta 212=4096
palabras de memoria
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Codops
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIA
REGISTROS
300
PC
301
AC
302
IR
940
941
codops
1: cargar
2: almacenar
5: sumar
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
REGISTROS
300
1940
300
301
5941
302
2941
AC
1940
940
0003
941
0002
PC
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
IR
REGISTROS
300
1940
300
PC
301
5941
0003
AC
302
2941
1940
IR
940
0003
941
0002
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIA
REGISTROS
300
1940
301
PC
301
5941
0003
AC
302
2941
5941
IR
940
0003
941
0002
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIA
REGISTROS
300
1940
301
PC
301
5941
0005
AC
302
2941
5941
IR
940
0003
941
0002
316+216=516
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIA
REGISTROS
300
1940
302
PC
301
5941
0005
AC
302
2941
2941
IR
940
0003
941
0002
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIA
REGISTROS
300
1940
301
PC
301
5941
0005
AC
302
2941
2941
IR
940
0003
941
0005
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
De datos
De direccion
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ciclo de ejecucion
Procesador Memoria
Los datos se transfieren entre la CPU y la memoria principal
Procesador E/S
Los datos se transfieren entre la CPU y los mdulos de E/S.
Proceso de datos
Operaciones logicas o aritmeticas sobre los datos
Control
Alteracion de la secuencia de operaciones
e.j. Saltos (jump)
Ciclo de instruccin
Incluye los siguientes subciclos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CONTROL CABLEADO
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
C5
C11
M
B
R
C12
C10
C4
C1
C3
C8
AC
PC
IR
C9
C7
C6
C13
C2
C0
M
A
R
ALU
UNIDAD DE
CONTROL
RELOJ
INDICADORES
SEALES DE CONTROL
UNIDAD DE CONTROL
TAREAS
1. Hacer que el procesador ejecute las tareas
en la secuencia correcta determinada por
el programa que se esta ejecutando
2. Generar las seales de control que
provocan la ejecucin de cada
microoperacion
EJECUCION DE UN PROGRAMA
CICLO DE INSTRUCCION
CAPTACION
OP
OP
OP
CICLO DE INSTRUCCION
INDIRECTO
OP
OP
EJECUCION
CICLO DE INSTRUCCION
INTERRUPCION
C5
C11
M
B
R
C12
C10
C4
C1
C3
C8
AC
PC
IR
C9
C7
C6
C2
C0
M
A
R
RELOJ
C13
UNIDAD DE
CONTROL
SEALES DE CONTROL
Ci
REGISTROS IMPLICADOS
ALU
INDICADORES
EJECUCION DE LA INSTRUCCION
Incluimos otro registro ICC (Instruccin Cicle
Code) que nos dira en que parte del ciclo esta
00
01
10
11
CAPTACION
INDIRECTO
EJECUCION
INTERRUPCION
INSTRUCCIONES
Divide al ciclo en 4 partes
00:
01:
10:
11:
CAPTACION
INDIRECTO
EJECUCION
INTERRUPCION
C5
C11
M
B
R
C12
C10
C4
C1
C3
C8
AC
PC
IR
C9
C7
C6
C2
C0
M
A
R
RELOJ
C13
UNIDAD DE
CONTROL
SEALES DE CONTROL
Ci
REGISTROS IMPLICADOS
ALU
INDICADORES
REGISTRO ICC
IR
Registro ICC
INDICADORES
PQ
RELOJ
UNIDAD
DE
CONTROL
0 0 CAPTACION
0 1 INDIRECTO
1 0 EJECUCION
1 1 INTERRUPCION
SEALES DE
CONTROL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ALU
CICLO DE CAPTACION
CONSTA DE TRES PASOS Y CUATRO MICROOPERACIONES
T1=
T2=
T3=
MAR(PC)
MBRMEMORIA
PC (PC)+1
IR (MBR)
CICLO INDIRECTO
La direccin de la instruccin indicara si la direccin es:
Directa
Indirecta
T1
T2
T3
MAR (IR(DIRECCION))
DEL BUS
DIRECCIONES
MBR MEMORIA
DEL BUS DATOS
IR (DIRECCION) (MBR(DIRECCION))
CICLO DE INTERRUPCION
Finalizado el CICLO DE EJECUCION tiene lugar
una
comprobacin
que
no
exista
una
INTERRUPCION HABILITADA
T1: MBR (PC)
T2: MAR DIRECCION DE SALVAGUARDA
PC DIRECCION DE LA RUTINA
T3: MEMORIA (MBR)
CICLO DE EJECUCION
En una maquina con N codigos de operacin puede
tener N secuencias diferentes de microoperaciones
SUMA
ADD R1,X
T1:
T2:
T3:
MAR (IR(DIRECCION))
MBR (PC)
PC (IR(DIRECCION))
MEMORIA MBR
PC (PC)+1
ALTO NIVEL
CICLOS
MICROOPERACIONES
RESULTADO
UNIDAD DE CONTROL
C5
C11
M
B
R
C12
C10
C4
C1
C3
C8
AC
PC
IR
C9
C7
C6
C2
C0
M
A
R
RELOJ
C13
UNIDAD DE
CONTROL
SEALES DE CONTROL
Ci
REGISTROS IMPLICADOS
ALU
INDICADORES
ENTRADAS
RELOJ
REGISTROS DE INSTRUCCIN
INDICADORES
SEALES DE CONTROL DEL BUS DE CONTROL
SALIDAS
SEALES DE CONTROL INTERNAS
SEALES DE CONTROL HACIA EL BUS DE
CONTROL
SEALES DE CONTROL
Bus de
Datos
M
B
R
AC
PC
IR
ALU
Bus de
direcciones
M
A
R
RELOJ
UNIDAD DE
CONTROL
INDICADORES
MICROOPERACIONES Y SEALES
DE CONTROL
MICROOPERACIO
NES
TEMPORIZACION
CAPTACION
T1=
T2=
INDIRECTO
SEALES DE
CONTROL
ACTIVAS
C2
C5, CR
T3=
MAR(PC)
MBRMEMORIA
PC (PC)+1
IR (MBR)
T1
T2
T3
MAR (IR(DIRECCION))
MBR MEMORIA
IR (DIRECCION) (MBR(DIRECCION))
C8
C5, CR
C4
MBR (PC)
MAR DIRECCION DE SALVAGUARDA
PC DIRECCION DE LA RUTINA
MEMORIA (MBR)
C1
INTERRUPCION T1:
T2:
T3:
C4
C12, CW
DECODIFICADOR
RELOJ
I0 I1
In
T1
GENERADOR DE
TEMPORIZACION
T2
UNIDAD DE CONTROL
INDICADORES
Tn
C0 C1
SEALES DE
CONTROL
Cn
REGISTRO ICC
IR (DECODIFICADOR)
INDICADORES
ICC
RELOJ
UNIDAD
DE
CONTROL
0 CAPTACION
1 INDIRECTO
0 EJECUCION
1 INTERRUPCION
SEALES DE
CONTROL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ALU
CAPTACION
C5: P Q T2 + P Q T2
EJECUCION
C5:
P Q T2
+ P Q T2
+ P Q (LDA + ADD + AND) T2
CONTROL MICROPROGRAMADO
Seales de control
interno de la CPU
Direccion de la
instruccion
MICRO INSTRUCCIN
HORIZONTAL
CODIGOS DE FUNCION
CONDICION
DE SALTO
MICROINSTRUCCION VERTICAL
DIRECCION
DE LA
INSTRUCCIO
N
CAR
MEMORIA DE CONTROL
REGISTRO INTERMEDIO DE
CONTROL
CBR
IR
DECODIFICADOR
CAR
INDICADORES
REGISTRO DE DIRECCION DE
CONTROL
LOGICA DE
SECUENCIAMIENTO
RELOJ
MEMORIA DE CONTROL
LECTURA
CBR
REGISTRO INTERMEDIO DE CONTROL
DIRECCION
DE CONTROL
SIGUIENTE
SEALES DE CONTROL
HACIA LA CPU
DECODIFICADOR
SEALES DE CONTROL
HACIA EL BUS DEL
SISTEMA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EJECUCION DE LA
MICROINSTRUCCION
Seccion
de
control
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Seccion de Control
SOFTWARE
El corazon es una memoria ROM de 2048 palabras
de 41 bits
Cada palabra es una MICROINSTRUCCION
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
INICIO DE LA ACCION
1. Cuando se prende la computadora, un circuito de
inicializacin (boostrap) coloca la micro palabra de
la direccin o de la memoria de control en el
registro de instrucciones del microprograma para su
ejecucin.
2. De acuerdo a los valores del campo COND del
registro MIR, y la salida de la lgica de los saltos de
control, se seleccionan las palabras a ejecutar desde
alguna de las entradas NEXT, DECODE, JUMP del
multiplexador de direcciones de la memoria de
control.
3. Cada palabra de 41 bits comprende 11 campos
distintos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SALTO
CONDICIONAL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EJEMPLO
0 : R[ir] AND [R(pc),R(pc)]; READ ;
/Leer una instruccin desde memoria principal
y realizar AND
100000
1.
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
100000
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
10000001000000
1.
2.
AMUX y BMUX son cero porque estos datos se toman directamente del
registro MIR.
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
10000001000000100101
1.
2.
AMUX y BMUX son cero porque estos datos se toman directamente del
registro MIR.
3.
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
100000010000001001010
1.
2.
AMUX y BMUX son cero porque estos datos se toman directamente del
registro MIR.
3.
4.
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
10000001000000100101010
1.
2.
AMUX y BMUX son cero porque estos datos se toman directamente del
registro MIR.
3.
4.
5.
6.
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
100000010000001001010100101
1.
2.
AMUX y BMUX son cero porque estos datos se toman directamente del
registro MIR.
3.
4.
5.
6.
7.
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
10000001000000100101010010100000000000000
1.
2.
AMUX y BMUX son cero porque estos datos se toman directamente del
registro MIR.
3.
4.
5.
6.
7.
8.
9.
Seccin de datos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SIEMPRE 0
REGISTROS DE DATOS
ACCESIBLES POR EL
USUARIO %r0-%r31
PROGRAM COUNTER:
APUNTA A LA DIRECCION
A SER LEIDA EN LA
MEMORIA PRINCIPAL
SELECCIONAN
LOS REGISTROS
A LEER O
ESCRIBIR
REGISTROS
TEMPORARIOS NO
ACCESIBLES POR EL
MICROPROGRAMADOR
INSTRUCCIN EN
EJECUCION
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CC
REGISTRO %r1
32 BITS DE ENTRADA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Circuito simplificado de un
PENTIUM
Modulos de
la
computadora
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIAS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memorias - formas
DOS FORMAS DE ESCRITURA
BIG-ENDIAN: El bit mas significativo en la
direccin mas baja
LITTLE-ENDIAN: El bit mas significativo en la
direccin mas alta
Little-endian: INTEL
Big-Endian: MOTOROLA, MAINFRAMES IBM, RISC
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memorias - Jerarquias
Incrementa la
performance
y los costos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
QUIN SE
OCUPA DEL
TRASVASE
ENTRE
MEMORIAS?
LA CPU
EL SO
EL TRASVASE SE DA SIEMPRE
ENTRE CAPAS ADYACENTES
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
PROGRAMADOR
usuario
APLICACIONES
UTILIDADES
SISTEMA OPERATIVO
HARDWARE
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DISEADOR
DEL
SISTEMA
OPERATIVO
Direccionamiento de E/S
CONTROLADOR DEL SISTEMA
A15A3
BUFFER DE
DIRECCIONES
D63D0
PROCESADOR
BUFFER DE
BUFFER DE
PUERTOS
DATOS
DATOS
PERIFERICOS
A31A0
IORD#
BEx#,ADS#
CONTROLADOR
CONTROL
DEL BUS
I/O
IOWR#
TIEMPO DE
ACCESO
COSTO POR
MBYTE
TAMAO TIPICO
UTILIZADO
COSTO
APROXIMADO
REGISTROS
1 ns
ALTO
1 Kb
CACHE
5 20 ns
80
1 Mb
80
MEMORIA
PRINCIPAL
60 80 ns
0.7
4 Gb
70
DISCOS
10 ms
0.01
1000 Gb
100
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIAS INTERNAS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
PRINCIPIO DE LOCALIDAD
En un programa, la mayor parte de las referencias de
memoria se hacen con respecto a una pequea cantidad
de direcciones
Cuando un programa hace referencia a una locacion de
memoria, normalmente accede a ella en corto plazo:
LOCALIDAD TEMPORAL.
De igual manera hay una LOCALIDAD ESPACIAL.
Los programas consumen mucho tiempo en
interacciones dando vueltas sobre el mismo punto.
Los accesos a la memoria son mucho mas lentos que la
velocidad de las instrucciones, lo cual implica un
CUELLO DE BOTELLA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
PRINCIPIO DE LOCALIDAD
LOCALIDAD TEMPORAL
LOCALIDAD ESPACIAL
Probabilidad de repetir
instrucciones (BUCLES)
Probabilidad de repetir
instrucciones cercanas
Unidad de
transferencia
BLOQUES
CPU
(bytes)
PALABRA
CACHE
kilobytes
BLOQUE
MEMORIA
PRINCIPAL
Gigabytes
Un BLOQUE de memoria
cabe exactamente en una
LINEA del cache
EFECTIVIDAD DE LA CACHE
Processor
UNNOBA - ARQUITECTURA DE
COMPUTADORAS
II
Figure 4.16
Typical Cache Organization
Etiqueta
Linea
Palabra
13 bits
14 bits
5 bits
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Is block
containing RA
in cache?
Access main
memory for block
containing RA
e cache
main
y block
Fetch RA word
and deliver
to CPU
Load main
memory block
into cache slot
Deliver RA word
to CPU
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memoria Interna
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CICLO DE LECTURA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DECODIFICACION TOTAL
DECODIFICACION PARCIAL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAM
DIMM Dual In Line Memory Modules
Tienen los contactos de cada cara de la plaqueta separados
NOMBRE
SO DIMM
SO DIMM
SO DIMM
CONTACTOS
SMALL OUTLINE
SMALL OUTLINE
SMALL OUTLINE
72
144
200
CAPACIDAD
(MB)
Hasta 512
Hasta 1 GB
Hasta 1GB
SDRAM
SYNCHONOUS
DINAMIC
RANDOM ACCES
MEMORY
168
DDR SDRAM
DOUBLE DATA
RATE
184
Hasta 1 GB
240
Hasta 2x2 GB
DDR2 SDRAM
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CLOCK
(MHz)
Obs.
Se usan en
Laptops
Se conecta al
clock del
sistema. Lee o
66 a 133
escribe a un ciclo
de reloj por
acceso
Transmiten por
dos canales
distintos
200 a 400
simultneamente
en el mismo ciclo
de reloj
Transmiten por
400 a
cuatro canales
1200
simultneamente
RAM
(XT y AT)
SIMM
(486)
DIMM
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SO DIMM
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DDR2
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Microprogramables
Subrutinas
BIOS
Tablas de funcin
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ROM
NOMBRE
PROM
PROGRAMABLE
READ ONLY
MEMORY
28
EPROM
ERASABLE
PROGRAMABLE
READ ONLY
MEMORY
28
EAROM
CONTACTOS
FLASH
ELECTRICALLY
ALTERABLE
READ ONLY
MEMORY
ELECTRICALLY
ERASABLE
PROGRAMABLE
READ ONLY
MEMORY
Pen drive
PC card
etc
CAPACIDAD
(MB)
Hasta 8
MUY BAJA
HASTA 32 GB
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CLOCK
(MHz)
Obs.
Los datos
almacenados no
se pueden
modificar
Los datos
almacenados se
pueden borrar
mediante una luz
ultravioleta
ESCRITURA 1
W: 0,001 mseg
R: 1
LECTURA 1 seg
20
Pueden borrarse
y reprogramarse
entre 100.000 y
1.000.000 de
veces
EEPROM
EVOLUCIONADA
ROM
PROM
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
264 x 22 = 2128
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EPROM
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIAS EXTERNAS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memorias externas
EEPROM FLASH
Discos magneticos
Discos opticos
CD
CD-WR
DVD
Cintas magneticas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
PEN DRIVE
1 Conector USB
2 Dispositivo de control de
almacenamiento masivo
USB
3 Puntos de Prueba
4 Circuito de Memoria
flash
5 Oscilador de cristal
6 LED
7 Interruptor de seguridad
contra escrituras
8 Espacio disponible para
un segundo circuito de
memoria flash
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DISCOS RIGIDOS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Discos Rigidos
Discos rigidos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Captor de disco
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Cabeza de
Lectura/escritura
1 por superficie
Codificacion Manchester
(a) Codificacion (NRZ) de ASCII F;
(b) Codificacion Manchester encoding de ASCII F.
Bloque de
control
maestro
Magnetic Drum
Tiempo de bsqueda
TIEMPO DE ACCESO
Tiempo de bsqueda + Retardo
rotacional
TIEMPO DE TRANSFERENCIA DE
DATOS
Tiempo de lectura o escritura con
la cabeza posicionada
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Tiempo de busqueda
Ts: m x n + s
Donde
Ts: Tiempo de bsqueda estimado
m: constante que depende del disco
n: numero de pistas atravesadas
s: Tiempo de comienzo de la busqueda
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ejemplo
Disco economico
m: 0,3 mseg
s: 20 mseg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Retardo rotacional
Tr: 1/2r
Disco duro: 3200 rpm 18,75 mseg/rotacion
Retardo medio 9,375 mseg
7200 rpm 8,33 mseg/rotacion
Retardo medio 4,165 mseg
Disquette: 600 rpm 100 mseg/rotacion
Retardo medio 50 mseg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Tiempo de transferencia
(hacia o desde el disco)
Tt: b
vN
Donde
Tt: tiempo de transferencia
b: numero de bytes a transferir
N: numero de bytes de una pista
v: velocidad de rotacion en rpseg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ta: Ts + Tr + Tt
Ta: (m x n + s) + ( 1/2v) + (b/vN)
Donde
Ts: Tiempo de busqueda
Tr: Retardo rotacional
Tt: Tiempo de transferencia
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ejemplo
Leer un fichero de 128 kbytes
desarrollado en 256 sectores
Parmetros del disco rgido:
Tiempo de bsqueda media: 20 mseg
Velocidad de trasferencia: 1 Mbyte/seg
Sectores de 512 bytes
32 sectores por pista
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
20 mseg
9,375 mseg
16,7 mseg
46,075 mseg
9,375 mseg
16,7 mseg
26,075 mseg
0,23 seg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
20 mseg
9,375 mseg
0,5 mseg
29,875 mseg
:7,65 seg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DESFRAGMENTAR
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Modelos
WD Raptor
WD RE2-GP
Tipo
SATA
SATA
Velocidad
10.000
IntelliPower*
Capacidad
36 GB-150GB
500GB 1TB
160 GB 750
GB
Uso
Empresarial
WD RE2
SATA
7.200
WD Raptor X
SATA
10.000
150 GB
Para Escritorio
7.200
250 GB - 750 GB
EIDE
7.200
400 GB - 500 GB
WD Caviar GP
SATA
IntelliPower*
500GB 1TB
WD Caviar SE
SATA
7.200
40GB 500GB
EIDE
SATA
EIDE
SATA
EIDE
7.200
7.200
7.200
5.400
5.400
40GB
40GB
40GB
40GB
40GB
WD Caviar
WD Scorpio
WD AV
WD AV-GP
500GB
160GB
250GB
320GB
250GB
SATA
80GB 500GB
EIDE
80GB 500GB
SATA
500GB 1 TB
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Electrnica de
consumo
My Book Live
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAID 1
RAID 0
RAID 5
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAID 1
Discos espejados
Los datos se distribuyen a traves de distintos
discos
Se realizan 2 copias de cada bloque en discos
separados
Se leen desde cualquiera de ellos
Se escribe en ambos
La recuperacion es muy simple
Caro
RAID 2
RAID 3
Similar a RAID 2
Un solo disco redundante, sin importar el
tamao del array
Los datos en los discos que fallan se pueden
reconstruir de los datos sobrevivientes e
informacion de paridad
Muy altas transferencias de datos
RAID 4
RAID 5
Similar a RAID 4
Paridad distribuida a traves de todos los
discos
Usada normalmente en servidores de red
RAID 1
RAID 0
RAID 5
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAID
CATEGORIA
NIVEL
DESCRIPCION
GRADO DE E/S
SOLIC ITADO
GRADO DE
TRANSFERENCIAS
DE DATOS
ENTRADA/SALIDA
ENTRADA/SALIDAS
APLICACION TIPICA
Estructura en
tiras
No redundante
Tiras largas
EXCELENTE
Tiras cortas
EXCELENTE
Aplicaciones que
requieren altas
prestaciones con datos
no crticos
Estructura en
espejo
Espejo
BUENO /
REGULAR
REGULAR /
REGULAR
Controladores de
sistemas; Ficheros
crticos
Acceso paralelo
Redundancia con
cdigo Hamming
POBRE
EXCELENTE
Bit de paridad
intercalado
POBRE
EXCELENTE
Bloque de paridad
intercalado
EXCELENTE /
REGULAR
EXCELENTE / POBRE
Paridad
distribuida en
bloques
intercalados
EXCELENTE /
REGULAR
EXCELENTE /
POBRE
Paridad distribuida
dual en bloques
intercalados
EXCELENTE /
REGULAR
EXCELENTE / POBRE
Acceso
independiente
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
12 bytes
4 bytes
Sync
Id
Modo
x 10
00
Sector
00
Min
FF
Sec
Formato de datos en CD
Datos
2048 bytes
2352 byte
MODOS
Mode 0=blank data field
Mode 1=2048 byte data+error correction
Mode 2=2336 byte data
UNNOBA - ARQUITECTURA DE
COMPUTADORAS
ECC de la
escritura
288 bytes
TIPOS DE DVD
Tipo
Dimetro
Caras
Capas
Capacidad
DVD-5
12 cm.
4,38 Gb
DVD-9
12 cm
7,96 Gb
DVD-10
12 cm
8,75 Gb
DVD-18
12 cm
15,90 Gb
DVD-R
12 cm
3,68 Gb
DVD-RAM
12 cm
2,40 Gb
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Cinta magnetica
UNNOBA - ARQUITECTURA DE
COMPUTADORAS
Diagrama
logico de
interrupciones
E/S para una
transferencia
de disco rigido
ADMINISTRACION
PROGRAMADA
MEDIANTE
INTERRUPCIONES
ACCESO DIRECTO A
MEMORIA (DMA)
DMA
TIEMPO
Ciclo de Instruccion
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
BUSES
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Pipeline
La arquitectura en pipeline consiste en ir
transformando un flujo de datos en un proceso
comprendido por varias fases secuenciales,
siendo la entrada de cada una la salida de la
anterior.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CATEGORIAS
LINEAL
Serie de etapas en un arreglo lineal para
ejecutar una funcin especifica sobre un bloque
de datos:
EJECUCION DE INSTRUCCIONES
CALCULOS MATEMATICOS,
ACCESOS A MEMORIA.
NO-LINEAL
Configurada para ejecutar varias funciones en
diferentes tiempos, incluyendo realimentaciones
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
1RA GENERACION
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
2da GENERACION
DATOS
Transmiten datos ( a este nivel no hay diferencias
entre datos e instrucciones). Performance dada por el
ancho:8, 16, 32, 64 bits
DIRECCIONES
Identifican la fuente o el destino de los datos
El ancho del bus determina la mxima capacidad de
direccionar memoria del sistema
CONTROL
Proveen informacin de control y temporizacion
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ACLARACIONES
ANCHO DE CANAL
BUS DE DATOS:
Cantidad de bits que pueden ser transferidos
simultneamente.
Ej el bus de datos puede transferir 8 bytes por vez
BUS DE DIRECCIONES:
Cantidad de direcciones diferentes que puede alcanzar
el microprocesador. Ej en bus de 32 bits seran 232 (mas
de 4.000.000.000 direcciones diferentes)
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
BRIDGES
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ciclo de bus
Tiempo en que la CPU realiza una transferencia
de datos completa con el exterior
En ese tiempo se produce la activacin de las
seales necesarias para que el procesador
realice operaciones de lectura/escritura en la
memoria
Ciclo de bus sencillo
Ciclo de bus en rafaga
Ciclos especiales (interrupciones)
Bus sincronico
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Bus asincronico
SEALES DE CONTROL
SEAL DESDE EL
PERIFERICO
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
(a) Arbitraje
centralizado con
niveles de
prioridad
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
(c) Arbitraje
descentralizado
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Semantica
PCI: Peripheral Component Interfase
133 Mb/s
SCSI: Small Computer System Interfase
40 Mb/s
ISA: Industry Standard Arquitecture - OBSOLETO
16,7 Mb/s
IDE: Integrated Drive Electronic
33 Mb/s
ATA (PATA Y SATA)
150 A 600 Mb/s
FIREWIRE (IEEE 1894)
25 a 400 Mb/s
USB: Universal Serie Bus
1.0 1,5 Mbps. ; 2.0: 125Mbps; 3.0: 4.8Gbps
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
INTERNOS
EXTERNOS
PCI - TIPOS
Cardbus es un formato PCMCIA de 32 bits, 33 MHz PCI
Compact PCI, utiliza mdulos de tamao Eurocard conectado
en una placa hija PCI.
Tarjeta de expansin PCI-X Gigabit Ethernet
PCI 2.2 funciona a 66 MHz
PCI 2.3 permite el uso de 3.3
PCI 3.0 es el estndar final oficial del bus
PCI-X aumenta la transferencia de datos a 133
PCI-X 2.0 especifica un ratio de 266 MHz
Mini PCI es un nuevo formato de PCI 2.2 para utilizarlo
internamente en los porttiles
PC/104-Plus es un bus industrial que utiliza las seales PCI
con diferentes conectores.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ejemplo de
configuraciones
PCI
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
3ra GENERACION
BUSES SERIE
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
1500 MHz
Bits/clock
1
Codificacin
8b10b
bits/Byte
8
Velocidad real 150 MB/s
Frecuencia
SATA II
SATA III
3000 MHz
1
8b10b
8
300 MB/s
6000MHz
1
8b10b
8
600 MB/s
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
USB
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
IEEE1394 Firewire
USB
63
127
Cambio en caliente
Hot pluggin
Hot pluggin
4,5 mts
5 mts
Velocidad de transferencia de
datos
400 Mbps
800 Mbps
1 Gbps
ninguno
Implementacin en Macintosh
Si
No
Si
No
Tipos de dispositivos
conectables
Videocmaras DV
Cmaras digitales alta
resolucin
HDTV (TV alta definicin)
Cajas de conecciones
Discos duros
Unidades DVD ROM
Impresoras
Escneres
Teclados
Ratones
Monitores
Joysticks
Cmaras digitales
Unidades CD ROM
Pendrives
Mdems
etc
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Norma
Ancho
del bus
(bits)
Velocidad
del bus
(MHz)
Ancho de
banda
(MB/seg.)
OBSOLETA
ISA 8 bits
8,3
7,9
OBSOLETA
ISA 16 bits
16
8,3
15,9
32
8,3
31,8
32
33
127,2
PCI 32 bits
32
33
127,2
64
66
508,6
32
66
254,3
32
66x2
528
32
66x4
1056
32
66x8
2112
ATA33
16
33
33
ATA100
16
50
100
ATA133
16
66
133
180
380
USB
1,5
USB 2,0
60
FireWire
100
FireWire 2
200
SCSI-1
4,77
SCSI-2 - Fast
10
10
SCSI-2 - Wide
16
10
20
32
10
40
SCSI-3 - Ultra
20
20
16
20
40
SCSI-3 Ultra 2
40
40
16
40
80
16
80
160
16
80 DDR
320
16
80 QDR
640
ENTRADA /
SALIDA (I/O)
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Estructura de Software de un
controlador
Estructura de Hardware de un
controlador
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
A
M
U
X
B
M
U
X
C
M
U R W
X D R
A
L
U
C
O
N
D
J
U
M
P
A
D
D
R
10000001000000100101010010100000000000000
1.
2.
AMUX y BMUX son cero porque estos datos se toman directamente del
registro MIR.
3.
4.
5.
6.
7.
8.
9.
E/S y MEMORIA
Entrada/Salida
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Modulos de Entrada/Salida
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Polling
TRAP
Procedimiento automtico de llamada generado
por el hardware como consecuencia de una
condicin excepcional que se produce durante la
ejecucin de un programa
De naturaleza asincronica.
Instrucciones ilegales
Division por cero
Desbordes
Etc
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
INTERRUPCIONES
Cuando sucede por la accin de algn elemento
circuital (hardware).
De naturaleza sincronica
Accionar una tecla
Transferir datos de un disco
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Interrupciones
Interrupciones
Interrupciones
CLASES DE INTERRUPCIONES
Programada
Temporizadas
Por E/S
Fallo de
Hardware
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Sin Interrupcion
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DMA
TIEMPO
Ciclo de Instruccion
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Ciclo del
procesador
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
Captacin
de la
instruccin
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DMA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Diagrama
logico de
interrupciones
E/S para una
transferencia
de disco rigido
ADMINISTRACION
PROGRAMADA
MEDIANTE
INTERRUPCIONES
ACCESO DIRECTO A
MEMORIA (DMA)
PERIFERICOS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
PERIFERICOS DE INTERACCION
Un teclado es un perifrico o dispositivo que
consiste en un sistema de teclas, como las de una
mquina de escribir, que permite introducir datos
u ordenes a un ordenador o dispositivo digital
Teclado QWERTY
Teclado Dvorak
Teclado AZERTY
Teclado QWERTZ
Teclado Colemak
Teclado tipo chiclet
PC 99
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
El teclado QWERTY
es la distribucion de
teclado ms comn. Fue diseado y patentado por
Christopher Sholes en 1868 y vendido a Remington en
1873. Su nombre proviene de las primeras seis letras de su
fila superior de teclas.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MOUSE
Mecnicos
pticos
Lser
Trackball
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Mecnicos
Tienen una gran esfera de plstico o goma, de varias
capas, en su parte inferior para mover dos ruedas que
generan pulsos en respuesta al movimiento de ste
sobre la superficie. Una variante es el modelo de
Honeywell que utiliza dos ruedas inclinadas 90 grados
entre ellas en vez de una esfera.
La circuitera interna cuenta los pulsos generados por la
rueda y enva la informacin a la computadora, que
mediante software procesa e interpreta.
Parte inferior de un ratn con cable y sensor ptico.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
pticos
Es una variante que carece de la bola de goma que evita el frecuente
problema de la acumulacin de suciedad en el eje de transmisin, y
por sus caractersticas pticas es menos propenso a sufrir un
inconveniente similar.
Puede ofrecer un lmite de 800 ppp, como cantidad de puntos
distintos que puede reconocer en 2,54 centmetros (una pulgada); a
menor cifra peor actuar el sensor de movimientos. Su funcionamiento
se basa en un sensor ptico que fotografa la superficie sobre la que se
encuentra y detectando las variaciones entre sucesivas fotografas, se
determina si el ratn ha cambiado su posicin.
En superficies pulidas o sobre determinados materiales brillantes, el
ratn ptico causa movimiento inestable sobre la pantalla, por eso se
hace necesario el uso de superficies que, para este tipo, no debe ser
brillante y mejor si carece de grabados multicolores que puedan
"confundir" la informacin luminosa devuelta.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Lser
Tambin detecta el movimiento deslizndose sobre una
superficie horizontal, pero el haz de luz de tecnologa
ptica se sustituye por un lser con resoluciones a partir
de 2000 ppp, lo que se traduce en un aumento
significativo de la precisin y sensibilidad
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Trackball
En concepto de trackball es una idea que parte del
hecho que se debe mover el puntero no el dispositivo,
por lo que se adapta para presentar una bola, de tal
forma que cuando se coloque la mano encima se pueda
mover mediante el dedo pulgar, sin necesidad de
desplazar nada ms ni toda la mano como antes. De
esta manera se reduce el esfuerzo y la necesidad de
espacio, adems de evitarse un posible dolor de
antebrazo por el movimiento de ste.
Este tipo ha sido muy til por ejemplo en la
informatizacin de la navegacin martima.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Parmetro
VGA
SVGA
XGA
XVGA
Relacin de
aspecto
4:3
4:3
4:3
5:4
Resolucin
horizontal
640
800
1024
1280
Resolucin
vertical
480
600
768
1024
N. de lneas
activas
480
600
768
1024
N. de lneas
totales
525
666
806
1068
Ancho de
banda (BW)
15,75 MHz
25 MHz
37,5 MHz
63,24 MHz
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Estndar
Resolucin
Escala
Escala
normalizada
Pixels
CGA
QVGA
320200
320240
16:10
4:3
1,6:1
1,33:1
64 K
77 K
B&W
Macintosh/Macinto
sh LC
512384
4:3
1,33:1
197 K
EGA
640350
aprox. 11:6
1,83:1
224 K
MCGA
HGC
MDA
Apple Lisa
SVGA
WVGA
XGA
XGA+
WXGA
640480
720348
720350
720360
800600
850480
1024768
1152864
1280768
4:3
60:29
72:35
2:1
4:3
16:9
4:3
4:3
15:9
1,33:1
2,07:1
2,06:1
2:1
1,33:1
1,78:1
1,33:1
1,33:1
1,67:1
307 K
251 K
252 K
259 K
480 K
409 K
786 K
995 K
983 K
WXGA
1360768[1]
16:9
1,78:1
1020 K
WXGA+ ?
1280800
16:10
1,6:1
1M
SXGA
12801024
5:4
1,25:1
1'3 M
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
WSXGA o WXGA+
1440900
16:10
1,6:1
1'4 M
SXGA+
14001050
4:3
1,33:1
1'5 M
WSXGA
16001024
25:16
1,56:1
1'6 M
WSXGA+
16801050
16:10
1,6:1
1'8 M
UXGA
16001200
4:3
1,33:1
1'9 M
WUXGA
19201200
16:10
1,6:1
2'3 M
QWXGA
20481152
16:9
1,78:1
2'35 M
QXGA
20481536
4:3
1,33:1
3'1 M
WQXGA
25601600
16:10
1,6:1
4'1 M
QSXGA
25602048
5:4
1,25:1
5'2 M
WQSXGA
32002048
25:16
1,56:1
6'6 M
QUXGA
32002400
4:3
1,33:1
7'7 M
WQUXGA
38402400
16:10
1,6:1
9'2 M
HSXGA
51204096
5:4
1,25
21 M
WHSXGA
64004096
25:16
1,56:1
26 M
HUXGA
64004800
4:3
1,33:1
31 M
WHUXGA
76804800
16:10
1,6:1
35 M
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Pantalla de plasma
Consta de muchas celdas diminutas situadas entre dos
paneles de cristal que contienen una mezcla de gases
nobles (nen y xenn).
El gas en las celdas se convierte elctricamente en
plasma, el cual provoca que una substancia
fosforescente(que no es fsforo) emita luz.
De la misma manera de un TRC donde la imagen es
escaneada a traves de la escena , en los display de
plasma, todos los pixel se prenden cuando corresponde. Al
no existir haz electronico, luz de fondo o iluminacion de
polarizacion , la imagen tiene maryor definicion y brillo.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Pantalla de plasma
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
LCD
Estn formadas por dos filtros polarizantes con filas de cristales lquidos alineados
perpendicularmente; aplicando una corriente elctrica a los filtros se consigue que la luz
pase o no dependiendo de que lo permita o no el segundo filtro. Si se intercalan tres
filtros adicionales de colores bsicos (rojo, verde, azul), se obtienen pantallas que
reproducen imgenes en color
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Pitch 16 mm
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Led
Distancia del
pblico
Altura recomendado
Pitch recomendable
del texto (pulgadas)
25 m
50 m
75 m
100 m
150 m
200 m
250 m
12 mm
16 mm
20 mm
20 mm
23 mm
25 mm
28 mm
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Contraste
brillo
color
detalle
Areas exteriores
Areas cerradas
Angulo de Vision
Vida Util
Ahorro de Energia
Peso
PLASMA
8
9
8
8
7
9
9
8
7
6
LCD
9
8
9
9
8
9
7
9
8
8
LED
9
8
9
9
8
9
8
9
9
9
Pantallas Tactiles
Resistivas:
Son ms baratas y no les afectan el polvo ni el agua, y adems de ser ms precisas pueden ser
usadas con un puntero o con el dedo. Sin embargo, pierden hasta un 25% del brillo y son ms
gruesas, por lo que estn siendo sustituidas por otras en los dispositivos mviles que precisan un
tamao y un peso ajustados y mayor brillo en la pantalla por la posibilidad de estar expuestos a
la luz directa del sol.
Capacitivas:
La calidad de imagen es mejor, tienen mejor respuesta y algunas permiten el uso de varios
dedos a la vez (multitouch). Sin embargo, son ms caras y no se pueden usar con puntero
normal, sino con uno especial para las pantallas capacitivas.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Resistivas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Capacitivas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
512