Anda di halaman 1dari 5

A.

Tujuan
1.
2.
3.
4.

Mengenal flip-flop dan latch dan pembagian kelompoknya.


Mempelajari prinsip kerja dari flip-flop dan latch.
Membuktikan tabel kebenaran dari flip-flop dan latch.
Mengetahui aplikasi dari flip-flop dan latch.

B. Dasar Teori
Pada Praktikum Elektronika Digital 03 ini, akan mempelajari tentang Latch dan FlipFlop. Adapun flip-flop pada dasarnya itu ada 4 jenis yaitu Set-Reset, Data, JK dan Toggle
Flip-Flop, namun pada praktikum kali ini untuk jenis Toggle Flip-Flop tidak dibahas.
1. Rangkaian Sekuensial
Adalah rangkaian yang outputnya tidak saja bergantung pada input pada saat itu
saja tetapi juga bergantung pada keadaan output sebelumnya.
2. Rangkaian Flip-Flop
Adalah rangkaian utama dalam gerbang logika sekuensial. Rangkaian ini adalah
rangkaian sel biner yang mempunyai 2 buah output yang saling berkebalikan
keadaannya. Fungsi dari rangkaian flip-flop adalah untuk melakukan proses
penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data
yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang
diberikan. Rangkaian ini dapat menyimpan state biner sampai terjadi perubahan pada
sinyal inputnya.
Macam macam flip flop antara lain :
a. Set Reset Flip-Flop (SRFF)
Adalah rangkaian dasar dari semua jenis flip-flop yang ada. Terdapat
berbagai macam rangkaian flip-flop S-R, pada percobaan ini flip-flop S-R disusun
dari empat buah gerbang NAND 2 masukan. Dua masukan flip-flop ini adalah S
(Set) dan R (Reset), serta dua keluarannya adalah Q dan Q .
SRFF dengan Clock. Dengan menambah beberapa gerbang pada bagia
input rangkaian dasar, flip-flop tersebut hanya dapat merespon input selama
terdapat clock pulsa. Output dari flip-flop tidak akan berubah selama clock
pulsanya 0 meskipun terjadi perubahan pada inputnya. Output flip-flop hanya
akan berubah sesuai dengan perubahan inputnya jika clock pulsa bernilai 1.
Kondisi terlarang pada SRFF. Akan terjadi pada saat kondisi masukan S
dan R berlogika 1 dimana nanti kedua keluaran akan berlogika 1, karena bila
kondisi masukan diubah menjadi 0 maka kondisi keluarannya tidak dapat
diprediksi (bisa 1 atau 0).
Berikut ini adalah rangkaian SRFF dengan Clock

C
P

Gambar 3.2 Simbol SRFF


dengan clock
Gambar 3.1 rangkaian SRFF dengan clock
b. Data Flip Flop (DFF) dengan Clock

Gambar 3.3 Rangkaian dan Tabel Kebenaran DFF


Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari
adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF
Data. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT
pada masukan FF dengan clock seperti pada gambar 3.3

Sebuah D-FF terdiri dari sebuah input D dan dua buah output Q dan Q. DFF digunakan sebagai Flip-flop pengunci data. Prinsip kerja dari D-FF adalah
sebagai berikut : berapapun nilai yang diberikan pada input D akan dikeluarkan

dengan nilai yang sama pada output Q. D-FF diaplikasikan pada rangkaianrangkaian yang memerlukan penyimpanan data sementara sebelum diproses
berikutnya. Salah satu contoh IC D-FF adalah 74LS75, yang mempunyai input
Asinkron.
c. J-K Flip-Flop (JKFF)
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa.
Pada SR-FF, jika kedua input S dan R-nya sama-sama bernilai 1, flip-flop tidak
mampu merespons kondisi output berikutnya (pelajari lagi sifat SR-FF). Sebuah
JK-FF dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input SRnya. Dengan tambahan tersebut, apabila input J dan K keduanya bernilai 1 akan
membuat kondisi output berikutnya menjadi kebalikan dari kondisi output
sebelumnya. Keadaan ini dinamakan Toggle.

Gambar 3.4 JK Flip Flop


Seperti halnya D-FF, flip flop ini juga mempunyai input asinkron seperti
set dan reset (clear). JK-FF dapat dibangun dengan gate gate logika, walaupun
sebenarnya telah ada yang terdapat dalam rangkaian terpadu (IC).
Apabila dianalisa berdasarkan operasinya, JK-FF dapat dimodifikasi
sehingga diperoleh D-FF. Selanjutnya berdasarkan uraian pada bagian
sebelumnya. Dapat dikatakan bahwa JKFF lebih baik dari RS-FF karena dalam
hal ini tidak terdapat keadaan tak menentu. Oleh karena itu JK-FF penggunaanya
lebih luas dari RS-FF dalam sistem sistem digital.

Gambar 3.5 Logic Diagram JK Flip Flop

Secara teknis, Flip-Flop dan Latch itu sama yaitu bagian dari rangkaian sekuensial
dalam Logic Circuit. Perbedaan dari Flip-Flop dan Latch terletak pada
transparent dan non-tranparent . Pada Flip-Flop lebih canggih dan praktis

daripada latch yaitu: sudah berada pada satu paket chip dan karena itu kita tidak
akan melihat gate-gate dasar pada sebuah Chip Flip-flop yang dibeli, makanya
disebut non-transparent. Sebaliknya sebuah latch masih tersusun dari chip-chip
yang berupa gate-gate dasar. Sehingga untuk menyusun latch kita harus membeli
chip gate dasar yang diperlukan, karena dipasaran tidak ada chip untuk latch.
Karena itulah latch disebut rangkaian transparent. Untuk fungsi yang lebih
kompleks, dalam praktiknya latch tidak digunakan karena kurang praktis
tentunya.
C. Hasil Praktikum
1. NAND Latch dan NOR Latch

1
2
3
4
5
6
7
8
9
10

OUTPUT

INPUT

STEP
S
0
0
1
1
0
1
0
0
1
1

R
0
1
1
0
0
1
1
0
0
1

NAND Latch
Q1
Q2
1
1
1
0
1
0
0
1
1
1
1
0
1
0
1
1
0
1
0
1

2. SRFF dengan Clock


NO

INPUT
S

0
0
1
1
1
1
0
0
1
1

0
1
1
1
0
0
0
0
0
1

CLOC
K
1
0
2
1
3
0
4
1
5
0
6
1
7
0
8
1
9
0
10
1
3. DFF dengan Clock
NO

INPUT

OUTPUT
Q1
Q2
0
0
0
0
0
1
1
1
1
0

1
1
1
0
1
0
0
0
0
0
OUTPUT

NOR Latch
Q3
Q4
1
0
0
1
0
0
1
0
1
0
0
0
0
1
0
1
1
0
0
0

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16

SET
0
0
0
1
1
1
0
0
0
1
1
1
1
1
1
1

RESET
1
1
1
0
0
0
0
0
0
1
1
1
1
1
1
1

CLOCK
0
1
0
1
0
0
0
1
1
0
1
1
0
1
0
1

DATA
1
0
1
0
0
1
1
0
1
0
0
1
1
1
0
0

Q
1
1
1
0
0
0
1
1
1
1
0
0
1
1
0
0

4. JKFF dengan Clock


NO
1
2
3
4
5
6
7
8
9
10
11
12

INPUT
RESET CLOCK
0
0
0
1
0
1
0
0
1
0
1
1
1
1
1
0
1
0
0
1
1
1
1
0

J
0
0
1
1
1
1
0
1
1
1
1
1

K
0
1
0
1
0
0
1
0
1
1
1
1

OUTPUT
Q
-Q
1
0
1
0
1
0
1
0
1
0
0
1
1
0
1
0
1
0
1
0
0
1
0
1

-Q
0
0
0
1
1
1
1
1
1
0
1
1
0
0
1
1