1.2 Anlisis de los componentes.

1.2.1 CPU
1.2.1.1 Arquitecturas.
Adems de las Arquitecturas clsicas mencionadas anteriormente, en la
actualidad han aparecido Arquitecturas hbridas entre la Von Newman y la
Harvard, buscando conservar la flexibilidad, pero mejorando el rendimiento.
Esta escuela pretende aplicar un enfoque totalmente distinto al tradicional
hasta entonces, que pas a conocerse como computadoras de conjunto
complejo de instrucciones (CISC) para diferenciarla de la nueva tendencia.
Se implementan instrucciones especiales que realizan funciones complejas, de
manera que un programador puede encontrar con seguridad, una instruccin
especial que realiza en hardware la funcin que el necesita.
CISC vs RISC
Considere los siguientes fragmentos de programas:
El total de ciclos de reloj para la versin cisc debe ser:
(2 movs * 1 ciclo) +(1 mul * 30 ciclos) = 32 ciclos
El total de ciclos de reloj para la version risc debe ser:
(3 movs * 1 ciclo) +(5 adds * 1 ciclo)+(5 loops *1 ciclo) = 13 ciclos
La diferencia entre cisc y risc empieza a ser evidente por medio de la ecuacin
bsica de la eficiencia en cmputo:
1.2.1.2 Tipos.
Los CPUs modernos pueden clasificarse de acuerdo a varias caractersticas,
tales como: el tamao del ALU o del Bus de conexin al exterior (8, 16, 32, 64
bits), si tienen cauce pipeline, si son tipo CISC o RISC, Von Newmann o Harvard
y si solo tienen instrucciones enteras o implementan tambin instrucciones de
punto flotante.
Clasificacin de procesadores intel
Qu procesador necesito?
No hace mucho tiempo, el procesador era algo totalmente desconocido por
los usuarios de PCs. Esto fue cambiando con el tiempo y en la actualidad
cualquier persona al comprar un equipo se pregunta acerca de los atributos
elementales de este dispositivo.
Es que el procesador es una parte esencial de la computadora, por eso
generalmente se la conoce como su cerebro.
Procesadores Intel para porttiles
Lo primero a definir es qu necesidades se tienen.

 Si la movilidad o la falta de espacio son elementos claves a considerar se

optar por una computadora porttil, o laptop.
Intel ofrece para estos dispositivos diferentes familias de procesadores segn
los requerimientos de cada usuario.
Los procesadores para porttiles calificados con 5 estrellas satisfacen la
mxima exigencia mvil.
Si eres un gamer y necesitas que tu porttil sea extremadamente potente,
debers optar por el procesador Intel Core 2 Quad Serie Q9000, los
procesadores que permiten ejecutar varias aplicaciones simultneamente, con
la posibilidad de vivir los juegos con mucho realismo y excelente performance
grfica.
1.2.1.3 Caractersticas.
Las caractersticas ms importantes a considerar al escoger un CPU para usarlo
(idealmente) en una aplicacin, son:
Modelo del programador (Conjunto de registros que el programador puede
utilizar), forman el modelo mental del CPU que el programador utiliza al
programar en ensamblador.
Conjunto de instrucciones que puede ejecutar el CPU
Modos de direccionamiento que pueden usarse para obtener los operandos de
las instrucciones.
Ciclo de instruccin (el conjunto de pasos que realiza el CPU para procesar
cada instruccin)
Buses de interconexin, usados para que el CPU lea y escriba a la memoria y a
los dispositivos de entrada y salida.
Caractersticas de los CPU
En qu casos debo seleccionar un(os) CPU(s)?
Acciones Directas
Integrar un nuevo sistema de cmputo
Reemplazar un cpu daado
Actualizar un sistema de cmputo
Acciones Indirectas
Comprar equipo de cmputo nuevo
Construir un equipo de control Microcontrolador
1.2.1.4 Funcionamiento (ALU, unidad de control, Registros y buses
internos)
Todos los CPU tienen como funcin principal la ejecucin de un programa
acorde a la aplicacin del mismo.
Un programa es un conjunto de instrucciones almacenadas de acuerdo al
orden en que deben ejecutarse.

 Por lo tanto, toda computadora debe ser capaz de procesar las instrucciones
de su programa en un ciclo de instruccin, consistente en un nmero de etapas
que vara con cada
CPU, pero que tradicionalmente han sido tres (trabajando en un cpu ideal):
1-Bsqueda del cdigo de Instruccin.
Esta consiste en leer de la memoria cual ser la siguiente instruccin a
ejecutar, la cual esta almacenada en forma de un cdigo numrico que indica
cual de todas las operaciones que puede realizar el CPU ser la siguiente y con
que operandos se ejecutar.
2- Decodificacin.
Consiste en tomar el cdigo numrico e identificar a cul de las operaciones
que puede realizar el CPU corresponde dicho cdigo.
Esta etapa usualmente se realiza con un decodificador binario.
3- Ejecucin.
En esta etapa se lleva a cabo la operacin sobre los datos que se vayan a
procesar.
En general, la unidad de control (UC) genera las seales de control necesarias
para llevar los datos a las entradas de la Unidad Aritmtica Lgica, la cual
efectuar las operaciones aritmticas y lgicas.
Posteriormente, la unidad de control generara las seales de control
necesarias para transferir la salida de la Unidad Aritmtica Lgica al registro
donde sern almacenados los resultados para su uso posterior.
1.2.2 Memoria.
Una memoria es un dispositivo que puede mantenerse en por lo menos dos
estados estables por un cierto periodo de tiempo. Cada uno de estos estados
estables puede utilizarse para representar un bit. A un dispositivo con la
capacidad de almacenar por lo menos un bit se le conoce como celda bsica
de. Memoria Un dispositivo de memoria completo se forma con varias celdas
bsicas y los circuitos asociados para poder leer y escribir dichas celdas
bsicas, agrupadas como localidades de memoria que permitan almacenar un
grupo de N bits. El nmero de bits que puede almacenar cada localidad de
memoria es conocido como el ancho de palabra de la memoria. Coincide con el
ancho del bus de datos. Uno de los circuitos auxiliares que integran la memoria
es el decodificador de direcciones. Su funcin es la de activar a las celdas
bsicas que van a ser ledas o escritas a partir de la direccin presente en el
bus de direcciones. Tiene como entradas las n lneas del bus de direcciones y
2N lneas de habilitacin de localidad, cada una correspondiente a una
combinacin binaria distinta de los bits de direcciones. Por lo tanto, el nmero
de localidades de memoria disponibles en un dispositivo (T) se relaciona con el
nmero de lneas de direccin N por T= 2N.
1.2.2.1 Conceptos bsicos del manejo de la memoria.
Se produce bajo el control directo y continuo del programa que solicita la
operacin de E/S. tanto en la entrada y salida programada como con

interrupciones, el procesador es responsable de extraer los datos de la

memoria en una salida, y almacenar los datos en la memoria principal. El
problema con la E/S es que el procesador tiene que esperar un tiempo
considerable hasta que el modulo en cuestin est preparado para recibir o
transmitir datos
1.2.2.2. Memoria principal Semiconductora
La memoria de semiconductor usa circuitos integrados basados en
semiconductores para almacenar informacin. Un chip de memoria de
semiconductor puede contener millones de minsculos transistores o
condensadores. Existen memorias de semiconductor de ambos tipos: voltiles
y no voltiles. En las computadoras modernas, la memoria principal consiste
casi exclusivamente en memoria de semiconductor voltil y dinmica, tambin
conocida como memoria dinmica de acceso aleatorio o ms comnmente
RAM, su acrnimo ingls. Con el cambio de siglo, ha habido un crecimiento
constante en el uso de un nuevo tipo de memoria de semiconductor no voltil
llamado memoria flash. Dicho crecimiento se ha dado, principalmente en el
campo de las memorias fuera de lnea en computadoras domsticas. Las
memorias de semiconductor no voltiles se estn usando tambin como
memorias secundarias en varios dispositivos de electrnica avanzada y
computadoras especializadas y no especializadas.
1.2.2.3 Memoria Cache
En informtica, la cach es la memoria de acceso rpido de una computadora,
que guarda temporalmente las ltimas informaciones procesadas.
La memoria cach es un bfer especial de memoria que poseen las
computadoras, que funciona de manera similar a la memoria principal, pero es
de menor tamao y de acceso ms rpido. Es usada por el microprocesador
para reducir el tiempo de acceso a datos ubicados en la memoria principal que
se utilizan con ms frecuencia.
La cach es una memoria que se sita entre la unidad central de
procesamiento (CPU) y la memoria de acceso aleatorio (RAM) para acelerar el
intercambio de datos.
Cuando se accede por primera vez a un dato, se hace una copia en la cach;
los accesos siguientes se realizan a dicha copia, haciendo que sea menor el
tiempo de acceso medio al dato. Cuando el microprocesador necesita leer o
escribir en una ubicacin en memoria principal, primero verifica si una copia de
los datos est en la cach; si es as, el microprocesador de inmediato lee o
escribe en la memoria cach, que es mucho ms rpido que de la lectura o la
escritura a la memoria principal.
1.2.3 Manejo de la entrada/salida.
1.2.3.1 Mdulos de Entrada/Salida

Los mdulos de entrada y salida estn conectados con el procesador y la

memoria principal, y cada uno controla uno o ms dispositivos externos. La
arquitectura de E/S es su interfaz con el exterior, esta arquitectura se disea de
manera que permita una forma sistemtica de controlar las interacciones con
el mundo exterior y proporcione al sistema operativo la informacin que
necesita para gestionar la actividad de E/S. Hay tres tcnicas de E/S
principales:
1.2.3.2. Entrada/Salida Programada
Se produce bajo el control directo y continuo del programa que solicita la
operacin de E/S. tanto en la entrada y salida programada como con
interrupciones, el procesador es responsable de extraer los datos de la
memoria en una salida, y almacenar los datos en la memoria principal. El
problema con la E/S es que el procesador tiene que esperar un tiempo
considerable hasta que el modulo en cuestin est preparado para recibir o
transmitir datos
1.2.3.3. Entrada y salida mediante interruptores
El programa genera una orden de E/S y despus contina ejecutndose hasta
que el hardware lo interrumpe para indicar que la operacin ha concluido. La
entrada y salida con interrupciones, aunque es ms eficiente que la sencilla,
tambin requiere la intervencin activa del procesador para transferir los datos
entre la memoria y el mdulo de E/S.
1.2.3.4 Acceso directo a memoria
Un procesador de E/S especfico toma el control de la operacin para transferir
un bloque de datos. El mdulo DMA(Acceso Directo a Memoria) es capaz de
imitar al procesador y, de hecho, es capaz de transferir datos desde memoria a
travs del bus del sistema. El mdulo DMA debe utilizar el bus solo cuando el
procesador no lo necesita, o debe forzar al procesador a que suspenda
temporalmente su funcionamiento. Un mdulo de E/S no es nicamente un
conector mecnico que permite enchufar el dispositivo al bus del sistema, sino
que adems, est dotado de inteligencia, es decir, contiene la lgica necesaria
para permitir la comunicacin entre el perifrico y el bus.
1.2.3.5 Canales y Procesadores de Entrada/Salida.
El canal de entrada y salida representa una ampliacin del concepto de DMA.
Un canal de entrada y salida puede ejecutar instrucciones de entrada y salida,
lo que le confiere un control completo sobre las operaciones de entrada y
salida. Un canal selector controla varios dispositivos de velocidad elevada y en
un instante dado, se dedica a transferir datos a uno de esos dispositivos, es
decir el canal de entrada y salida selecciona un dispositivo y efecta la
transferencia de datos. Cada dispositivo o pequeo grupo de dispositivos es
manejado por un controlador o mdulo de E/S, as el canal de entrada y salida
se utiliza en lugar de la CPU para controlar estos controladores de E/S. Un canal
multiplexor puede manejar la entrada y salida de varios dispositivos al mismo
tiempo. Para dispositivos de velocidad reducida, un multiplexor de byte acepta
o transmite caracteres tan rpido como es posible a varios dispositivos.
1.2.4 BUSES

BUS: Elemento fundamental de intercomunicacin en la arquitectura de Von

Newmann. Se define mediante:
Nmero y tipo de lneas que lo componen.
Protocolo de transmisin de informacin.
Consta de un camino que permite comunicar selectivamente un cierto nmero
de componentes o dispositivos, de acuerdo a unas ciertas reglas o normas de
conexin.
El bus incluye los conceptos de enlace y conmutador, ya que permite en cada
momento seleccionar los dispositivos que se conectan a travs suyo.
Enlace: Elemento que permite transmitir informacin entre dos o ms
dispositivos.
Conmutador: Elemento que permite encaminar la informacin entre varios
enlaces, activando unos e inhibiendo otros.
Multiplexado temporal: Utilizacin de las mismas lneas del bus para enviar
en momentos distintos, informaciones distintas. En estos buses de incluyen
seales adicionales para identificar qu informacin est circulando por el bus
en cada momento.
Sistema Abierto:
Sistema que permite acoplar placas de distintos fabricantes.
Hasta hace unos aos el estudio de los buses era algo que no se haca, dado
que cada fabricante desarrollaba su propio bus.
Los sistemas abiertos supusieron la creacin de estndares que garantizan la
compatibilidad entre las placas diseadas por distintos fabricantes.
1.2.4.2 Tipo de buses
SERIE y PARALELO: los primeros transmiten bit a bit y los segundos varios bits a
la vez.
MULTIPLEXADOS y NO MULTIPLEXADOS o DEDICADOS: los multiplexados
realizan diferentes funciones en funcin de las necesidades del momento.
Ejemplo: bus compartido para direcciones y datos ahorro en Hardware y por
lo tanto en costos. Tipos de Buses
CENTRALIZADOS y DISTRIBUIDOS: necesidad de determinar qu elemento
transmite y cul recibe. Generalmente existe administracin centralizada por la
CPU o procesador.
SNCRONOS y ASNCRONOS (temporizacin): cmo ocurren los diferentes
eventos (comienzo, fin,...) implicados en la transmisin de informacin.
Utilizacin de una seal de reloj (comunicacin sncrona) o unas lneas de
protocolo (comunicacin asncrona).
1.2.4.3 Estructura de buses
Los buses se componen de lneas elctricas que transmiten un 0 (cero
voltios) o un 1 (ms de cero voltios).
Lneas/bus de datos: camino para transferir datos entre el resto de
componentes de un computador.
Su anchura (nmero de lneas elctricas) suele ser una potencia de dos (8=23,
16=24, 32=25, 64=26,...).Estructura de los Buses

 Lneas/bus de direcciones: designan la posicin/direccin de los datos. Son

salidas de la CPU/procesador y determinan capacidad de direccionamiento.
Lneas/bus de control: controlan el acceso y uso de las lneas/buses
anteriores.
1.2.4.3 Jerarqua de buses
Compatibilidad entre buses:
Slo si son elctricamente idnticos. Las caractersticas de los diferentes
tipos de buses deben estar normalizadas. Ejemplo: bus PCI, AGP, USB,
FireWire...Jerarquas de Buses
Antiguamente slo exista un bus principal que lo conectaba todo: bus del
sistema.
Actualmente existe un conjunto de buses conectados entre s y formando una
jerarqua.
Facilita la mejora del rendimiento de todo el computador al agrupar dentro de
los diferentes tipos de buses aquellos componentes del ordenador que tienen
aproximadamente la misma velocidad de transmisin de la informacin.
Mientras ms lejos del CPU, buses ms lentos y normalmente de menos
lneas de datos. Jerarquas de Buses
Varios tipos de buses en funcin de su posicin dentro de la jerarqua:
Bus de CPU o bus local del procesador: elementos ms rpidos tales como
la memoria cach.
Bus local bus del Sistema (Front Side Bus): conecta elementos tales como la
memoria principal o dispositivos rpidos (por ejemplo AGP).
Bus de expansin y/o E/S: PCI, USB, ATA, SCSI,...
1.2.5 Interrupciones
Hay tres tipos de interrupciones: Reset del sistema, no enmascarables (NMI) y
enmascarables.
Las enmascarables puedes ser habilitadas o deshabilitadas individualmente o
mediante el flag e habilitacin general (GIE). Son generadas por perifricos con
capacidad de interrumpir.
En cambio las no enmascarables slo puedes ser habilitadas o deshabilitadas
individualmente (NMIIE, ACCVIE, OFIE). El flag de habilitacin general no les
afecta.
Cuando una NMI es aceptada, todos los bits de NMI son automticamente
reseteados. La ejecucin del programa empieza en la direccin almacenada en
el vector de NMI, 0FFFCh.
Una NMI puede ser generada por tres fuentes: Un flanco en el pin RST/NMI
cuando est configurado en modo NMI; un fallo en el oscilador o condiciones de
error con el cristal oscilador; violacin acceso a la memoria flash, cuando se
quiere leer o borrar la flash desde la memoria RAM mientras BUSY=1, escritura
del registro de control 1 (FCTL1) mientras WAIT=0 o escritura registro de
control 2 (FTL2) mientras BUSY=1.

Cuando una interrupcin es requerida por un perifrico, est habilitada la

interrupcin y el bit GIE=1, se salta a la rutina de servicio a la interrupcin. En
el caso de NMI slo hace falta que est a 1 el bit de habilitacin individual.
Aceptacin de una Interrupcin el tiempo de aceptacin de una interrupcin
son seis ciclos de reloj, contando desde la aceptacin de la peticin de
interrupcin hasta el inicio de la primera instruccin de larutina de servicio a la
interrupcin.
1) Finaliza instruccin en ejecucin, si la interrupcin est habilitada y el bit
GIE=1 se acepta la interrupcin.
2) Se pone en pila PC.
3) Se pone en pila SR.
4) Se selecciona la interrupcin ms prioritaria de las que pidan servicio.
5) El flag de peticin de interrupcin es reseteado automticamente. Los
dems flags siguen pidiendo interrupcin.
6) El SR es limpiado a excepcin del SCG0, el cual no cambia. Esto termina
cualquier modo de bajo consumo.
7) El contenido del vector de interrupcin es volcado en PC, el programa
continua con la ejecucin de la rutina de servicio a la interrupcin.
Vuelta de una Interrupcin
La interrupcin debe terminar con la instruccin: RETI. El retorno tarda 5 ciclos
enejecutar las siguientes acciones:
1) SR es retornado de pila
2) PC es tomado de pila y empieza la ejecucin en la siguiente instruccin
donde fue interrumpido
Anidamiento de Interrupciones
El anidamiento de una interrupcin es habilitado si se aserta el bit GIE=1
dentro de la rutina de servicio a la interrupcin, ya que GIE ha sido puesto a 0
al resetear SR.