3

CAPITULO
l m p l e m e n t a c i nd e f u n c i o n e s
booleanas

3.1. OPERADORESLOGICOS
seadaptaa las
cuyo funcionamiento
circuitosdigitalesintegrados
son pequeos
Estosoperadores
importantes
ms
puertas
lgicas
o
del lgebrade Boole.Los operadores
y postulaos
operacines
y
ecuacin.
3.1,junto a su nombre,smbolomsextendido
uiu....n
"nlu-Tabla
o
,abla 3.1.
Slmbolo

P r i n c i p a l e sp u e r t a sl g i c a s

Funcin

Ecuacinlgica

S : a + b + c

a
b
c

Sumadora

a
b
c

Multiplicadora
Y (AND)

Inversora
NO (NOT)

Sumadora negadora
No O NOR)

Multiplicadora negadora
No Y (NAND)

Suma exclusiva
OR EXCLUSIVA

b
c
a
b
c

o (oR)

Suma exclusiva negada

NOR EXCLUSIVA

Tipos comerciales
Se fabrican en
dos entradas

Se fabrican en
dos. tres o cuatro entradas

S : a ' b ' t

Se fabrican en
una entrada

s : c

S - - a + b + c

S : l:-F'

Se fabrican en dos, tres,

cuatro o cinco entradas
Se fabrican en dos, tres,
cuatro, ocho, doce
o trece entradas

S : a @ b : a ' b * a ' 6

Se fabrican en
dos entradas

: a b + u.5 l
s : z @T-

T*:;','.ffJ

64

E L E c r R o N rD
cA
rcrrAL
Tabla 3.1.
Smbolo

P r i n c i p a l e sp u e r t a s l g i c a s ( c o n t i n u a c i n )

Funcin

Ecuacin lgica

Tipos comerciales

s : a

Se fabrican en
una entrada

Igualdad
BUFFER

a
b

Inhibit

S : a ' b '

No se fabrica, solamente
se emplea en esquemas

a
b

Imply

S : 4 + b +

No se fabrica, solamente
se emplea en esquemas

Por su parte, en la Tabla 3.2 se exponen diferentes simbologas de representacin de los

operadoreslgicos que aparecenen la Tabla 3.1.
de puertasl gi cas
si mbol ogas
T a b l a 3 .2 . D i ferentes
Funcin

NO

AND

OR

NAND

NOR

OR EXCLUSIVA

NOR EXCLI]SIVA

Simbologa
ms extendida

Smbolos DIN

SmbolosIEC

IMPLEMENTACIO
DN
E F U N C I O N EBSO O L E A N A S

65

3.2. CARACTERISTICASCOMERCIALESDE UNA PUERTA

LOGICA INTEGRADA
En los catlogosdel fabricante de puertas lgicas se indica un elevado nmero de parmetrosy
caractersticas
de cada puerta integrada,necesariospara realizarlos diseosde crrcuitosprcticos.
Seguidamenteenunciaremos,de forma resumida,los ms importantes:
. Niveles lgicosde funcionamiento:Son los mrgenesde valores de tensin que ei iabricante
permite o garantiza para cada uno de los dos estadoslgicos entre los que puede funcit'rnar
un circuito disital
Nivel 1 :
Nivel 0 :

Nivel H (high-alto)
Nivel L (/olr'-bajo)

. Caracterstica de transferencia (voltage tansfer function): Es una grfrca que relacion la

tensin de entrada con la de salida en una puerta lgica. La Figura 3.1 nos muestra
la caractersticade una puerta inversoraen funcin de la temperatura.En estagrficahay que
''
destacarlos rangos y mrgenesde tensin admisiblesen la entrada para los niveles0 y 1,
as como los garantizadosen la salida para dichos niveles.
U" Sal i d a
o R
.N.o

AlimentacinVr.:5V

Fc').Y

3E
3

70
0, 4
(o
.N
c
o

'=
0,6

9
o
(o

=
v)

R a n g op e r m i s i b l e
de entradapara
0 lgico

1,6

2,O 2,4
R a n g op e r m i s i b l e
de entradapara
'l
lgico

(E
CE

Figura 3.1.

Caracterstica
d e t r a n s f e r e n c i ad e u n i n v e r s o r .

. Inmunidad al ruido (noise margins): Se define como el margen de ruido electrnico que es
capaz de soportar la puerta sin que se produzcan alteracionesen su funcionamiento. Se mide
en voltios.
. Tiempo de propagacin Qtropagation delay): Es el tiempo que transcurre entre el momento de
introducir una informacin en la entrada de una puerta lgica y el instante en que se produce

66

E - E : - F O N r cD
ATGITAL
la respuestaen la salida de sta. La inversa de esta importante caractensricr Jene la
frecuenciamxima de trabajo de la puerta.
. Cargabilidadde salida (fan out)zEs un nmero entero que nos indica la cantidad de entradas
de puertas lgicas de la misma familia que se pueden conectar a la salida de una puerta

3.3. FAMILIAS LOGICAS

Es convenientecomenzar por el establecimientode la diferenciaentre dos trminos que suelen
producir confusin:tecnologade fabricaciny familia lgica.
. Tecnologade fabricacin:Es la forma de construir un circuito integrado digital desde el
punto de vista de sus principios de funcionamientoo fabricacin.Como ejemplosde diferentes tecnologasestn el empleo de transistoresbipolares,el hecho de que los transistoresdel
circuito trabajen entre corte y saturacin,o que el circuito se fabrique sobre una base de
zaftro.
. Familia lgica: Es el conjunto de circuitos integrados digitales que, dentro de una misma
tecnologa,emplean el mismo tipo de componentesy de circuito base en su estructura.
En el siguienteesquemase expone la clasihcacingeneralde las tecnologasde fabricaciny de
sus correspondientesfamilias lgicas:

(-

I r ecnologla

Tecnologabipolar

saturada{ Familia:RTL, DTL. TTL, HTL

l Tecnologiano saturada Familia:TTL. Schottkey,ECL

I

recnotoga.u. 0"." T e c n o l o g aM O S "

{ Familia:PMOS, CMOS

TecnologaBICMOS

Tecnolosa CCD

bipolares
f I2L paratecnologas

Tecnologa de apoyoI

i ni capara M O S
L SOS .Im p l a n taci n

3.4. IMPLEMENTACION DE FUNCIONES LOGICAS

Se denomina implementar una funcion a realizar el circuito digital de puertas kigit'us que cuntple
la ecuacinde dicha .funcin. La implementacin prctica de una funcin requeriria la disponibilidad en almacnde toda la seriede circuitos integradosdigitales;dado que esto es imposible,
suele ser necesariala implementacinde una determinada operacin de la funciirn. empleando
combinacionesde puertas lgicas cuyo conjunto realicela operacin deseada.
Es, por tanto, precisodefinir las equivalenciasentre las puertasms importantes;stasaparecen
en la T a b l a 3 .3 .

I M P L E M E N T A C I ODNE F U N C I O N E B
SO O L E A N A S

67

T a b l a 3 . 3 . E q u i v a l e n c i ea ns t r ep u e r t a sl g i c a s
Funcin

Implementacin
con NAND

Implementacin
con NOR

3.5. CRONOGRAMASDE CIRCUITOSLOGICOS

Las puerta sy c i rc u i to s l g i c o s .e n g e n eral .reci benseal escl rgi tal c'QLrc\eri un c.r l t i e m p o .S e
s
grfil'u. t'tttr(,,\p(,(tol ,r,,r,lttt.tlt,l(t\ .\(,t'iule.\
denomina cronograma a lu r(prL,.\(nIucirin
de entruda
v salidu de un circuilr digitul. Un clemplt) L-grrsr.ifilii puc-dr.obi--f\urseen la Fi gura 3.2.

, ______=1--____I
o-------L_J

Figura3.2. Cronograma

En el anterior cronograma, para simplificar la representacinde las transicionesde 0 a I y

de I a 0 (tambin llamadas.fluncode subiday .fluncode hujaclu.respectivamente).
stasse represen-

E L E c r R o N l cD
Ar c r r A L

68

taban como si se produjeran en tiempo cero, aunque en realidad no sea as. El convenio anteriormente citado se expone en la Figura 3.3.

Realidad

Convenio

paracronogramas.
F i g u ra 3 .3 . C onveni ode transi ci ones

Otra cuestin a tener en cuenta en ciertos casos es el hecho de que habitualmente no se

,rprstttanen los cronogramaslos tiempos de retardo o de propagacin de las puertas. Este convenio
no ocasiona errores cuando se trabaja en frecuenciasbajas y medias, pero puede variar en gran
medida el cronograma en frecuenciasaltas.

3.6. DISEO DE CIRCUITOS DIGITALES

El proceso de diseo de un circuito digital que ha de cumplir una serie de condiciones de
funcionamientoes el sieuiente:
l.

2.
3.
4.

Obtener la tabla de verdad que representala funcin lgica a implementar a partir de las
condiciones fisicas de funcionamiento del circuito.
Deducir la ecuacinde la funcin que se realizar,partiendo de la tabla de verdad.
Simplificar la ecuacinobtenida de la tabla de verdad.
Implementar el circuito con puertas lgicas, buscando la obtencin de alguno o varios
de los siguientesobjetivos:
-

Implementar con el menor nmero de puertas posibles.

Implementar con un solo tipo de puertas.
Implementar con el menor nmero de pastillas integradas.
Implementar el circuito ms econmico.

3.7. SIMBOLOGIA PARA LA REPRESENTACION

DE PUERTAS INTEGRADAS
En la Figura 3.4 se indica el significado de cada uno de los elementos que componen esta
simbolosa.

DN
E F U N C I O N EBSO O L E A N S
IMPLEMENTACIO

69

Nmerode pin
en la pastilla
Cadapuertade una misma
p a s t i l l as e d e n o m i n aA , B . C

V,, 1 4

13

12

11

10

7402

Nmerode seriede la pastilla

que defineel tipo de puerta
y el nmerode puertasen la pastilla
END

Figura 3.4.

S i m b o l o g a d e p u e r t a si n t e g r a d a s .

P R O B L E M A SR E S U E L T O S
funcit'nes
lgicas:
3.1. Implementar los circuitos correspondientesa las si-euientes
a ) S : ( a . b + c . d ) ' l
b ) S : ( a' 6 + r " d l ' ( t t ' h - r )
Solucin:
a)

Para implementarel circuito lgico correspondientea una funcin debe comenzarsesu representacin sobre el papel desdeel lado derecho,colocandoen l la salidade la funcin. Seguidamente,
observaremosen la funcin la ltima operacina realizar.dibujando la puerta lgica que corresponda a dicha operacin.Con cada una de las entradasde la puerta dibujada procederemosde
igual forma, representando,siemprehacia la izquierda.las nuevaspuertasque vayamosincluyendo. Cuando todas las operacionesde la funcin estn representadasslo restar efectuar la
conexin a cada una de las variables o entradas de la funcin, lo que realizaremosrepresentando
en el lado izquierdo una borna por cada una de las entradas,e interconectandoestasbornas a
las entradasde las puertas lgicasque correspondan.

7A

E L E C T R O N I CDAI G I T A L

En nuestro problema las fasesde la implementacinestn reflejadasen la Figura 3.5.

-----T\

----a_J
I

l-Y)

a)

b
c
d

c)

Figura 3.5.

F a s e sd e i m p l e m e n t a c i nd e l a f u n c i n d e l P r o b l e m a3 . 1 a .

b) El circuito correspondientea la implementacinde la funcin de este apartado se encuentra

representadoen la Figura 3.6.

Figura 3.6.

l m p l e m e n t a c i dn e l c i r c u i t od e l P r o b l e m a3 . 1

DN
E F U N C I O N EBSO O L E A N A S
IMPLEMENTACIO

71

3.2. Realizarla implementacincon puertaslgicasde las funcionesquc se exponenseguidamente:

'(-Y
v z )
'
(
.
r
+
: ) [ ( x + ] ' )+ ( x + - - ) l
b) F:(u'-r')

a)

F:(x'-r'*:)

Solucin:
a)

De la implementacinde la funcin resulta el circuito de la Figu ra 3.7.

Figura 3.7.

b)

l m p l e m e n t a c i nd e l c i r c u i t od e l P r o b l e m a3 . 2 a

El resultadode la implementacinde la funcin apareceen la F-igura3.8

Figura 3.8.

l m p l e m e n t a c i nd e l c i r c u i t o d e l P r o b l e m a3 . 2 b .

a l as si gui entc:funci onesl gi cas:

3. 3. I m p l c me n ta rl o s c i rc u i to sc o rre spondi entes

a) sb) s:

( u ' h * a ' h l ' r ' ( t 1r * a

'
[(a + hl' ( + ht (h * .')]

Solucin:
a)

Aplicando los procedimientosde problemas anterioresse obtiene el circuito de la Figura 3 . 9 .

72

E L E C T R O N I CDAI G ] T A L

F i g u ra 3 .9 . l m p l ementaci n
del ci rcui todel P robl ema3.3a.

es el circuitode la Figura 3.10.

b) El resultadode la implementacin

Figura 3.10.

3.4.

l m p l e m e n t a c i nd e l c i r c u i t o d e l P r o b l e m a 3 . 3 .

Analizar el circuito de la Figura 3.1I para obtener: la ecuacin de la funcin que representa,
la tabla de verdad y la implementacin de la funcin simplilicada.

Cuatro Pastillas
Figura 3.11.

Circuito del Problema 3.4.

Solucin: El proceso de obtencin de la ecuacin de una funcin implementada con puertas lgicas
consisteen ir realizando la ecuacin de salida de cada puerta del circuito partiendo desde el extremo
izquierdo, donde habitualmente se localizan las entradas, hasta llegar al extremo derecho, donde se
encontrarn colocadas las salidas.
En el circuito de nuestro problema, las ecuacionesen los puntos X e Y sern

X: a:n ; Y:f+n

SO O L E A N A S
I M P L E M E N T A C I ODNE F U N C I O N E B

73

y el valor de la ecuacin de salida ser

f : X +

r' :

(q:6) + \a + b)

A continuacin procederemos a realizar Ia tabla de verdad que representaa la funcin. ) que

correspondecon la Tabla 3.4.

T a b l a 3.4. Tabl ade verdad

a.4
del Problem3
s

0 0
0 l
1 0
1 l

t.-6

a + b

1
I
I
0

0
0
1

I
1
I

Tras ello, nos dispondremosa simplificar la funcin aplicando el lgebra de Boole, con lo que se
obtiene
P :

1 a 4 + ( - a+ b l :

a * 6 + u ' E ;:

a + F :

a' b

Por tanto, la implementacin con puertas de la ecuacin simplihcada ser la que aparece en la Figura 3.12.
a
b

7400
Una pastilla
Figura 3.12.

R e s u l t a d od e l P r o b l e m a3 . 4

3.5. Obtener la ecuaciny tabla de verdad del circuito de la Figura 3.13.Asimismo,se realizar
la implementacincon el menor nmero posible de puertas lgicas.

7 400
C

1400
V
Figura 3.13.

Una pastilla
C i r c u i t od e l P r o b l e m a3 . 5 .

1 2 D
13

74

E L E C T R o N I CDAI G I T A L

solucin: Las ccuacionesdel circuito en los puntos X, y y z sern

.Y:(u.h).u :

Y:(u.b)

.. l':trh

L a e c u a c i nd e l a s a l i d as e r ,p o r t a n t o ,
f :

\ r r. :

.lkt.l
lt,, t,t.ttl

nl

En la Tabla 3.5 aparecerepresentrda

la tabla de verdad de la funcin anterior.

Tabla 3.5. Tablade verdad

d e l P r o b l e m a3 . 5
a

(a l)'

0 0
0 I
l 0
1 l

I
I
0
I

I
t)
I
I

0
I
I
0

E s t a t a b l a d e v c r d a d n o s i n d i c a q u e c l c i r c u i t o s e c o m p o r t a c o m c u n a p u e r t a O R E X C I - t J S I V A ; e s
decir.respondecc)nI curndosusdos entradis
son diferentesy respondeccn0 cuinc1o
sus clesentradas
s o n i g u a l e s .L a a n t e r i o r a f i r m a c i n s e p u e d e c o m p r o b a r f c i l m e n t es i r n p l i f i c a n d os i m p l e m e n t el a
f u n c i n p o r l a a p l i c a c i nd e l l g e b r ad e B o o l e :

' :

-:
l 1 , t 1' , .) r r l . t t "

l t , t . n l . r r J- t i t . U . h f :
[ ( r i+ F ) u l + [ ( +
6).hf :1t,''u t- u'F + tt.h -t F.,"'h:
: u

l.l :

F + a ' h : u @ h

E l c i rc u i tore s u l ta n tc
d e e s tal ti ma funci nsi mpl i hcaclest
a representado
en l a Fi gura3. 14.
A

1 r f-----'-

.4
a (p-1\

bH

t l

\__L

l--./

rl ,

YJ'

7486
Una pastilla

Figura 3.14.

3.6.

R e s u l t a d od e l p r o b l e m a3 . 5 .

P a r t i e n d o d e l c i r c u i t o d e l a F i g u r a 3 . 1 5 , o b t e n e r l a e c u a c i n d e l a f u n c i n i m p l e m en t a d a ,
s i m p l i f i c a r l a e i m p l e m e n t a r l a d e n u e v o p a r a q u e t e n g a e l m e n o r n m e r o p o s i b l e d c -p u c r t a s
lgicas.

I M P L E M E N T A C I ODNE F U N C I O N E B
SO O L E A N A S

,-/

7E

7410

Tres Pastillas
Circuito del Problema 3.6

Figura 3.15.

t\

Solucin: A la vista del circuito de la Figura 3.15 se puede altrmar que las ecuacionesen los puntos
. Yc Y s o n l a s s i g u i e n t e s :
X : a ' b

Y : r t ' r

Por tanto. la ecuacinde la funcin de salida ser

F :

'
1 't t F

t,li'

a su simplificacin,aplicandoen primer lugar lrslcres de f)e Morgan.

segui<lamente
Procecleremos
e n u n c i a d a se n e l C a p i t u l o I , a l p r o d u c t o f i n a l : o b t e n d r e m o s
l'

tt

l'

'

tl

A c o n t i n u a c i na p l i c a r c m o sl o s m a p a sd . ' K a r n a u l h p . r r . r\ r n r p l r t l c ; rir f u n c l t t nr e s u l t a n t et,a l y c o m c - r

a p a r e c e ne n l a F i g u r a 3 .l .

.-i-b

00

lI r

0
'c

01

11

10

oJ

F i g u r a3 . 1 6 . M a p a s i m p l i f i c a t i v od e l P r o b l e m a3 . 6 .
Del mapaanteriorsededuceque la funcin simplificadaes
F : u ' c * b

76

E L Ec rR o N l c A
D l c trA L
Implementando,
por ltimo,estafuncin,se obtieneel circuitode la Fisura3.l7.

b
Tres pastillas
Figura 3.17.

Resultado del problema 3.6.

3.7. Analizarel circuito de la Figura 3.18 obteniendosu ecuacin,tabla de verdad e implementacin simplificadacon el menor nmero de puertas lgicas.

/r

7432

Cinco pastillas

Figura 3.18.

C i r c u i t od e l P r o b l e m 3
a. 7 .

Solucin: Las ecuacionesen los puntos X e y sern

X:a.6.c

y : t a + - b l. c

con lo que la ecuacinde la salidaser

F : X + y : a . 6 . c .+ ( u + - b ) .c
Si aplicamosseguidamente
el teoremade De Morgan,tendremos
F : a . 6 . c + A . 6 . c : a . F . t .

SO O L E A N A S
I M P L E M E N T A C I ODNE F U N C I O N E B

77

La Tabla 3.6 representa la tabla de verdad de la funcin, en este caso obtenida de la funcin
simplificada, por ser sta ms sencilla.

Tabla 3.6. Tablade verdad

d e l P r o b l e m a3 . 7
a

0 0
0 0
0 1
0 1
0
0
1
l

0
1
0
1
0
l
0
l

0
1
0
0
t')
0
0
0

por ltimo, la implementacinde la funcin simplificadacon el menor nmero de puertas es la

representacinen la Figura 3.19.

,tv
A

"87404
, o

3.l-

looo

7'"\11
I

c #
Dos Pastrllas
Figura 3.19.

3.g.

R e s u l t a d od e l P r o b l e m a3 7 '

repreAnalizar el circuito de la Figura 3.20, obtener la ecuacin simplihcada de la funcin

de
su
tabla
asimismo,
obtendr,
Se
lgicas.
puertas
con
sentar1ae implementar el ciicuito
verdad.
Solucin: s ssrracionesen los puntos del circuito X e Y son las siguientes
X:\a@)

t r @ c ):

)':(tt+Fl +to+tJ

Por tanto. la ecuacinde la funcin en la salida ser

78

E L E C T R O N I CDAI G I T A L

7404

7404

r- . a
\--\-tqxa
'-vv A-ir^
B
iLj-

6 l 7 4 o o

L-/--

7400
1

7402
5

7432

7402
Cinco pastillas
F i g u r a 3 . 2 O . C i r c u i t od e l P r o b l e m a3 . 8 .
Simplificandola ecuacin,obtendremos

P : l ( u + b l . ( + , ) l+ t t + + f r + , l l
F:
p:
F:u'+.6'

l ( u + b ) . ( + ' ) l+ l(c1+ 6)' (a + c)f

( u .h + u ' h l ' \ h ' t ' + h ' t +' )\ u - - < rI u ' t

+ h-'u - 6 . c )

I u ' 6 ' 6 ' c * a " b ' b ' p-r<-fi'r * 't' * b - ' a + 6 . c

r

f : d ' h ' t ' + u ' h ' ( '

+ A ' c + 6 ' u + 6 ' t '

A p l i c a n d o K a r n a u g h a l a a n t e r i o r e c u a c i n s, e o b t i e n el a F i g u r a 3 . 2 1 .

00
0
1

01

11

10

o o
i.,

a ' 5

' c

a.b
F i g u r a 3 . 2 1 . M a p ad e K a r n a u g d
he l P r o b l e m3
a.8.
De donde,por fin. obtenemos
la ecuacinde la funcin
l ' ' : t i ' h + t t ' - h l u ' < '

SO O L E A N A S
I M P L E M E N T A C I ODNE F U N C I O N E B

79

puede
La ecuacinobtenida precisade seispuertas lgicas para su implementacin;sin embargo,se
repreprimeros
sumandos
que
los
dos
cuenta
en
si
tenemos
puertas
conseguirreducir el nmero de
en la
transforma
se
la
ecuacin
forma,
esta
De
EXCLUSIVA.
puerta
OR
una
de
sentan la ecuacin
q u e s e m u e s t r aa c o n t i n u a c i n :
F:l@lr)+r'r'
muy en cuenta
Esta funcin precisasolamentede cuatro puertaspara ser implementada.Hay que tener
menor nntero
el
sientpre
tlan
no
Karnaugh
ntupas
cle
ya
que
los
problemas.
prximos
para
este caso
en la
representa
se
funcin
,le puertai porlbtrr. La implementacindel circuito que cumple esta
Figura 3.22.
1

C i r c u i t oc o n e l r e s u l t a d od e l P r o b l e m a3 8 '

Figura 9.22.

La tabla de verdad que reflejaesta funcin es la Tabla 3.7.

T a b l a d e v e r d a d d e l P r o b l e m a3 ' 8

Tabla 3.7.
a

o o o l g
0
0
0
1
l

l
0
0

l
0
1

1
l

o
l
1
l
1

1
1

1
0

r r o l o

c '

e @ b

I
t

l
I
0
0

I
|

o
o

,
I

3.23y simplificarlas'
3.9. Obtener las ecuacionesde salida en el circuitode la Figura
1408
a

7404

Tres pastillas
Figura 3.23.

Circuito del Problema 3'9.

80

ELEcrRoNtcADlGlrAL

Solucin: Los circuitos digitales poseen, en la prctica, ms de una salida, el circuito

de la Figura 3-23es un ejemplo de ello. Para analizar estos circuitos se obtiene una ecuacin
por cada salida
que posea; el proceso es similar al detallado en problemas anteriores (partiendo
desde cada entrada
hacia las salidas).

Las ecuaciones
y su simplificacin
sern,en estecaso
X : a.b + a.b : ub

: ( u + 6 ) . ( a + ) : a . a * a . 6 + a . 6 + 6 . 5 : 6
"l
Y : a . @ .b * a . b ): a . A .b * a . a . b : A ' b

3.10. Analizar el circuito de la Figura 3.24 y obtener sus ecuacioneslgicas simplificadas.

lmplementar
con7402v 7404
Cuatropastillas
F i g u r a 3 . 2 4 . C i r c u i t od e l p r o b l e m a3 . 1 0 .
solucin: Las ecuaciones
de ambassalidasdel circuitoson
. Y: ( a + ) + a . b : a . 6 + a . b : a @ n
Y : 1-j)+ A. b - a. 6 + a. b : a@ b
3.11. Implementar la funcin del circuito de la Figura 3.25 empleando:
a)
b)

Puertas NAND de dos entradas

Puertas NAND de tres entradas

7408
4

2 A

---=----{-

4 B

Cuatro pastillas

Figura 3.25.

C i r c u i t od e l p r o b l e m a3 . 11 .

Nt\P\t\$\ENn\t\$N Dt F\Nt\SNtS

BSS\t\N\S

tt

Solucn: Comenzaremos por obtener Ia ecuacinde Ia funcin representadapor la Fgura

esta es

F : (a * a. hl + l(6 + c) + (c + d))
simplificandola ecuacin,se obtiene
F -

b t * l t | + c ) + ( c + d))

( a + a
F : a

* r ' h - h ' r - + r t

Despusde esto,pasaremosa implementarla funcion con un solo tipo de puertas.Cuando se desea

implementaruna funcin slo con puertasNAND. el procedimientoconsisteen aplicar sucesivasveces
el teorema de De Morgan hasta que todas las sumas se conriertan en producto.
a)

En esteapartado deberemosimplementarla funcin de la Figura 3.25con puertasNAND de dos

entradas.Una forma habitual consisteen negar dos recestoda la ecuaciny aplicar De Morgan,
luego

p : o - 6 6 - , . : a . t t . @ .a ) . G . a )
Partiendo de esta expresin y teniendo en cuenta la equivalenciaentre un inversor y puertas
NAND -indicada anteriormenteen la Tabla 3.3 podemos dibujar ya el circuito de la Figura 3.26 con puertas NAND de dos entradas.

1 404

sffio

7400

t
^
I t -c D

e9

122

ioToo
Figura 3.26.

b)

7400

.------:

-*

,J

'1

\J-------- l a ^
+ v -

, A
?

-E

v- l ^ . ^
+ ! L

Tres pastrllas

C i r c u i t oc o n N A N D d e d o s e n t r a d a s d e l P r o b l e m a 3 . 1 1 .

Si simplificamosla expresinresultantedel Apartado (a). aplicando el teorema de De Morgan y

operando, se obtiene
F : c t . ( a . b ) . ( b . a ) . G . A ) : a . ( a . + 6 ) . ( 5 +, ) . (- r d t : t u / r 7 + a . 6 ) ' ( 6 . r + 6 . d + r , . tt ( ' . d ) :
: a ' 5 ' c * a ' 6 ' d + a ' 6 ' t ' + t t ' F ' t "d : u ' 6 ' c + a ' 6 ' d

Por ltimo, negando de nuevo dos vecesla funcin. queda

F : ( o .6 - , ) A .

A: @.

-b.
r ' ) '@ ' 6 ' d )

82

E L E C T R O N I CDAI G I T A L

El circuito con puertas NAND de tres entradas ser, por tanto, como el que se \e en la
Figura 3.27.

b4+
c
d

Dos pastillas
Figura 3.27.

Circuito con NAND de tres entradas del Problema 3.11.

En el anterior circuito hav que destacarque en la puerta NAND, donde se realizael producto
final de los dos factores.al sobrar una entrada sta ha sido conectadaa nivel l.La razn de ello
est en que e.r obligatorio que toda.slas entradas de una puertu lgit'a TTL estn ('onectados,)'a
que de no esarlo se produc'enerrores en su .funcionamiento.Por tanto, como el nico nivel que
no afectaal funcionamientode una puerta NAND es el l. se conectarla entrada libre a dicho

nivel.
3.12. Implementar la siguientefuncin:
F : a ' b + a ' c * a ' 5 ' c ' + a ' F
a)

Slo con puertas N OR de dos entradas

b)

Slo con puertas NAND de dos entradas

Solucin: AplicandoKarnaughpara simplificarla funcin,obtenemos

el mapade la Figura3.28.

oo

"{
0

l\

__)

01

1'l

10

I , U

6 ' c

F i g u r a 3 . 2 8 . M a p ad e l P r o b l e m 3
a.12.
De dondese obtienela ecuacinde la funcinsimplificada:
F - u * 6'c

SO O L E A N A S
I M P L E M E N T A C I ODNE F U N C I O N E B

a)

83

Aplicando el teorema de Morgan en sentido inverso al segundosumando,obtenemos

t . : r t + ( E - + a )

F : a + F

y negando seguidamentedos vecesla funcin. resulta

F : 0 - + { + a )
Si implementamosesta funcin, obtenemosel circurto de la Figura 3'29'

a
b
c

''7402

1 1 v

Una pastilla

Figura 3.2g.

b)

l m p l e m e n t a c i nc o n p u e r t a sN O R d e d o s e n t r a d a s .

r .rplrcandoel teorema
Negando dos vecesla funcin que hemos obtenido del mapa de Karnaugh
obtiene
de De Morgan, se
F :
Implementando
Fisura 3.30.

a ' l 5 ' c

:
- a ' ( 6 ', )

e s t e c l r c u l t o c o n puertas NAND

d e d o s e n t r a d a s . s e o b t i e n . ' e l c t r c u i t t - td e l a

4 8

5 7400
9 C

13??1oo

7400

10

7400
Una Pastilla
Figura 3.30.

l m p l e m e n t a c i nc o n p u e r t a sN A N D d e d o s e n t r a d a s .

3.13. Implementar la siguientefuncton:

F :
a)
b)

-t'4

+ ( u + t t h'c:)

S l o con puertasN O R
S l o con puertas N A N D

84

E L E C T R O N I CDAI G I T A L

Solucin:
a)

Si aplicamos el teorema de De Morgan a la anterior expresin,quedar

F : V 4 + 1 a + o . - 6 : V : ( c * A l + f a + t a+ f + ' l l : e + d ) *

la

-l b -t

t')

y negando cada operacin de suma dos veces para implementarla slo con puertasNOR,
tendremos

F:(c+d)+(a+6+)
porque el circuito implementadocon puertas NoR es el de la Figura 3.31.

2 A

,
b Qt----<

gB
------r
4
I
)c-?L--z
o 7402

131qsz
6Tqoz
'' 7402

a 1 q

Tres pastillas

Figura 3.31.

l m p l e m e n t a c i nc o n p u e r t a sN O R d e l P r o b l e m a3 . 1 3 .

b) Si a la expresin inicial aplicamos el teorema de De Morgan al segundo sumando, se obtiene

F :

c1

+ A + 'll

c ' d + ( a 'a ' b ' c ):

c'V * a' h' c

y negando la funcin dos vecespara transformarla en productos negados,queda

F :

lr. rtl + lo - D -

g. a1. to.o. rl :

tr

lo u

-l

El circuito correspondientea esta funcin es el que apareceen la Figura 3.32.

7410

7400
Dos pastillas
Figura 3.32.

l m p l e m e n t a c i nc o n p u e r t a sN A N D d e l p r o b l e m a3 . 1 3 .

I M P L E M E N T A C IDOENF U N C I O N E
BS
O O L E A N A S 85
3.14. Simplifrcar utilizando los mapas de Karnaugh e implementar la siguientefuncin:
F :

a.b.e + 5.d. + 5' e * 5' d' e

Solucin: Comenzaremospor simplificar la funcin, empleando para ello el mapa de cinco variables.
Se obtiene as el mapa de la Figura 3.33.
a ' e

b ' e
,

, / \
z

111

110

10

101

100

tr-

(t
1

1)

5 . d
Figura 3.33.

Mapa de cinco variables

ser
Por tanto, la funcin resultantesimplifrcada
F : a ' e + 6 ' d + 6'e
de estafuncines el de la
a l a implementacin
De donde deducimos que el circuitocorrespondiente
Figura 3.34.

7408
4 B

t A

-,3D*'
7427

7408
TresPastillas
Figura 3.34.

a l P r o b l e m a3 . 1 4 .
l m p l e m e n t a c i nc o r r e s p o n d i e n t e

3.15. Si en el circuito de la Figura 3.35 introducimos las sealesa, b y c del cronograma de la

Figura 3.36, qu se obtendr en la salida si suponemosnulos los tiempos de retardo de
las puertas?

86

E L E C T R O N I CDAI G I T A L

7404

7408
Cuatro pastillas

Figura 3.35.

C i r c u i t od e l P r o b l e m a3 . 1 5 .

Figura 3.36.

C r o n o g r a m ad e e n t r a d ad e l P r o b l e m a3 . 1 5 .

Solucin: La ecuacin de la funcin representadaes la siguiente:

F:(a@)+(a.c)

Calculando la tabla de verdad de esta funcin tal y como se explic en el Captulo 1, obtendremos
la Tabla 3.3.

Tabla 3.8.
a

0 0 0
0 0 1
0 1 0
0 l I
r 0 0
l 0 r
I l 0
l

T a b l a d e v e r d a d d e l P r o b l e m a3 . 1 5
X:(a@b')

y:(a.c)

0
0
I
I

0
I
0
I
0
0
0
0

1
I

0
0

DN
E F U N C I O N EBSO O L E A N A S
IMPLEMENTACIO

87

Si aplicamos la Tabla 3.8 a cada una de las entradas,se obtiene el cronograma representadoen la
Figura 3.37.

Figura 3.37.

C r o n o g r a m ad e s a l i d ad e l P r o b l e m a3 . 1 5 .

3.16. Dado el cronosrama de la F i g u ra 3.38,que correspondea un ci rcui to l gi co.di seardi cho

circuito.

Figura 3.38.

C r o n o g r a m ad e l P r o b l e m a3 . 1 6 .

Solucin: A la vista del cronograma de la Figura 3.38 se puede obtener lcilmente la Tabla 3.9, que
correspondea la tabla de verdad del circuito.

88

D tG trA L
EL E c rR o N tc A
Tabl a 3.9. Tabl ade verdad
a. 1 6
d e l P r o b l e m3
a

0
0
0
1
0
I
I
I

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 t l

Obteniendo la ecuacron de la funcin de la Tabla 3.9 y simplificando por el mtodo de Karnaugh,

resulta la Figura 3.39.

00
0

01

11

10

l 1
I

C q D-

Figura 3.39.

A , C

M a p a d e l P r o b l e m a3 . 1 6 .

Del anterior mapa se llega, por fin, a la siguiente ecuacin:

F : a ' h + a ' c ' * b ' c '
Por tanto, el circuito capaz de realizar el cronograma de la Figura 3.38 es el que se muestra en la
Figura 3.40.

7 4O8
Figura 3.40.

Dos pastillas
Pastillas
Circuito con el resultadodel Problema 3.16

DN
E F U N C I O N EBSO O L E A N A S 8 9
IMPLEMENTACIO

3.17. Partiendo del cronograma de la Figura 3.41, disear el circuito lgico que lo cumple.

F i g u r a3 . 4 1 . C r o n o g r a mdae e n t r a d a s / s a l i ddaesl P r o b l e m 3a . 1 7 .

Solucin: Observandoel diagrama de tiempos podemos sacar fcilmentela Tabla 3.10,que constituye la tabla de verdad del circuito que se debe disear.

T a b l a 3 . 1 0 . T a b l ad e v e r d a d
d e l P r o b l e m3a. 1 7
a

0
0
0
0

0
0
1
l
0
0
l
l

0
1
0
I
0
l
0
l

0
0
1

I
I
1
I
I

Si simplificamospor el mtodo de Karnaugh, obtenemosel mapa d e l a F i g u r a 3 . 4 2 .

00

01

10

11

I l-') ' f

l
l

.
l

t_l

_)'

a. 1 7 .
F i g u r a 3 . 4 2 . M a p ad e l P r o b l e m 3

90

E L E C T R O N I CDAI G I T A L

De este mapa se obtiene la ecuacin del circuito

F : u * b

El circuito correspondientea esta funcin es el de la Figura 3.43,en el que se puede observarq u e

la entrada c se puede eliminar ya que el resultadoes independientede sus variaciones.

b
c

-t4zz
Una Pastilla

Resultado del Problema

Figura 3.43.

3.11.

3.18. Utilizando puertas lgicas de dos entradas e inversores,implementar un circuito lo n-rs

sencilloposible que cumpla la Tabl a de verdad 3.1l .

T a b l a 3 . 1 1. T a b l a d e v e r d a d
d e l P r o b l e m a3 . 1 8
a

0
0
0
0
0
0
0
0
1
1
l
l
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
r 0
l l
0 0
0 1
1 0
1 1

I
I
I

1
0
1
I
0
0
1
1

0
0
0
0
0

Solucin: Aplicando los mapas de Karnaugh para simplifrcaresta funcin, obtenemosla Figura 3.44.

IMPLEMENTACIO
DN
E F U N C I O N EBSO O L E , A N A S

a . e . d

.5
<-b
u

00

01

00

01

0 -U

11
10

11

-_\

10

6.e

5 ' c ' d

'l

K)l

' c ' d

F i g u r a 3 . 4 4 . M a p ad e l P r o b l e m 3
a. 1 8 .
Del mapa anteriorresultala siguienteecuacinsimplihcada:
F : u ' 6 + a ' a ' d + a ' c ' d , +5 ' a ' d + 6 ' c ' d
queda
sacandofactorcomn A y 5 en los cuatro ltimossumandos,
F :

a . 5 + a . ( c :@ d ) + 6 ' ( c @ d )

Tras ello sacaremostambin factor comn (c @ d), resultando

F : a . 5 + ( a + 6 ) ' ( c ' @ / )
Por ltimo,aplicandoDe Morgan,tendremos
F : a . 6 * @ -j l

{ r e /r

El circuitoresultante
es,por tanto.el de la Frgura-1.-1,i.

a Q

b Q

7432
7400
cQ

do

7408
7486

Figura3.45.

Cinco pastillas
R e s u l t a d od e l P r o b l e m a3 . 1 8 .

91

92

E L E c r R o N t cD
Al c l r A L

3.19. Implementar la funcin que define la Tabla de verdad 3.12.

T a b l a 3 . 1 2 . T a b l ad e v e r d a d
a.19
del Problem3
a

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
r
1
1
0
0
0
0
1
1
l
1

0 0
0 1
1 0
1 1
0 0
0 l
1 0
1 I
0 0
0 1
1 0
1 1
0 0
0 1
l 0
1 1

I
0
0
0
0
0
1
0
0
0
1
0
0
1

0
0

Solucin:

F : c 7 ' 6 ' ' 7 t+ a ' b ' c ' l i + a ' 6 ' c ' t l + a ' b ' e ' d
Utilizandolos mapasde Karnaughpara simplificarla funcin,seobtienela Figura3.46.

Figura 3.46.

M a p a d e l P r o b l e m a3 . 1 9 .

En principio, y a la vista de estemapa, la funcin no puede simplificarse.En estoscasosse emplea,si

es posible,una variante especficarlel mapa de Karnaugh para funcionesOR exclusiva.Dicho mapa
se obtiene intercambiandoentre s las dos ltimas columnasy las dos ltimas filas, resultandode este
modo un mapa como el que apareceen la Figura 3.47.

DN
E F U N C I O N EBSO O L E A N A S
IMPLEMENTACIO

93

a @ b

c @ d

Figura 3.47.

M a p a d e K a r n a u g hp a r a O R e x c l u s i v a .

En este mapa las casillasde las columnas y filas centralesposeenla siguientepropiedad simplificativa
A ' b+ a ' 5 : a @ b ,

c ' d + c ' d : ( ' @ d

Asimismo, las casillas de las columnas y filas de los extremos cumplen

a'F + u. h :A-6j

r = I. + , ' . d : , . @ ,

Si utilizamos en nuestro problema el rnapa de OR exclusivo.se obtiene el mapa de la Figura 3.48.

oo

01

10

i1

00

( a @ b ) ' c ' d

Figura 3.48.

M a p a d e O R e x c l u s i v ad e l P r o b l e m a3 . 1 9 .

De tal mapa resulta la siguienteecuacin:

F:(aG>).c.d+(@b..-A
F : c l - .[ t , @ h ) . c - r t l @ - h . , = f