Desarrollo de una calculadora con las operaciones bsicas

mediante la utilizacin del software Labview y la tarjeta

FPGA Spartan 3E de Xilinx
Jos Benavides, Jorge Orejuela

Resumen El presente artculo contiene el anlisis e

implementacin de una calculadora que realiza las operaciones
bsicas, como son: suma resta multiplicacin y divisin,

1.

RAZONES PRINCIPALES PARA USAR

LABVIEW FPGA

representada mediante diagramas UML de casos y de

secuencia adems se realiza la implementacin con la ayuda
del programa LabView v2012 y FPGA Spartan 3E para
desarrollar nuestra aplicacin.
Palabras clave LabView2012, FPGA 3E,

Graphical System Design

Xilinx,

Diagramas UML.

Reutilizacin de
Bibliotecas de IP

I. INTRODUCCIN
En el pasado, la tecnologa de FPGA estaba disponible
solamente para ingenieros con un profundo conocimiento del
diseo de hardware digital. El surgimiento de herramientas de
diseo de alto nivel, como NI Labview, cambia las reglas de
programacin de FPGAs, ofreciendo nuevas tecnologas que
convierten los diagramas de bloques grficos en circuitos de
hardware digital. Todos los productos de hardware NI FPGA
son construidos en base a una arquitectura de E/S
reconfigurable, la cual tiene potentes procesadores de punto
flotante, FPGAs reconfigurables y E/S modular. El hardware
combinado con el software de diseo de sistemas Labview,
simplifica el desarrollo y acorta el tiempo al mercado al
disear aplicaciones avanzadas de control, monitoreo y
pruebas para distintos tipos de proyectos.
II. DESARROLLO DEL ARTCULO
A. FLUJO DE COMPILACION DE LABVIEW CON FPGA

GENERACION VHDL
OPTIMIZACION

Cdigo

HDL

Rpido Desarrollo de Algoritmos

Fig2.- Ventajas en el uso de Labview
2.

PROPIEDADES DE ;ABVIEW CON FPGA

Diseo de aplicaciones con FPGA de alto nivel

reconfigurables
Programacion con entorno grafico y real-time
Ejecuta instrucciones de hasta 300Mhz y 25 ns
de retardo
Posee bloques de funciones configurables
Posee grandes bibliotecas de IP
Se permite realizar graficamente circuitos
digitales dentro de un chip FPGA
Fig3.- Propiedades Labview con FPGA

SINTESIS
Fig1.- Flujo de compilacin de Labview con FPGA
1

3.

BLOQUES DE PROGRAMACION Y LOGICO DE

LA FPGA

5.

ELEMENTOS FUNCIONALES PROGRAMABLES

Bloques de
entrada/salida

Bloques
Lgicos
configurables

Bloques de
memoria
RAM

Administradore
s digitales de
reloj

Fig 6.- Elementos funcionales programables

6.

Fig4.- Implementacin Diagrama de bloques y Lgico

en la FPGA
4.

FPGA EN EL ENTORNO LABVIEW

Permite realizar grficamente

circuitos digitales dentro de un
chip FPGA.

DIAGRAMA DE BLOQUES

Diseo grafico de
sistemas

Descripcion y distribucion
de Hardware

Diseo a nivel de
transistor

Realizar algoritmos de control

Permite mejorar la
optimizacion y productividad
del diseo.

Fig 7.- FPGA en el entorno Labview

Fig5.- Diagrama de bloques
2

B. DIAGRAMAS
1.2. LISTA DE COMPONENTES PROGRAMABLES
1.

DIAGRAMA DE BLOQUES

Funciones de la Paleta FPGA

Cuando se selecciona un proyecto con FPGA, LABVIEW
muestra solo las opciones disponibles para una FPGA
especfica, esto es, que solo muestra las funciones y
subpaletas que se pueden utilizar con ese dispositivo.

Paleta de Funciones LabVIEW FPGA

Esta paleta ofrece todas las posibilidades de funciones que se
pueden utilizar en el diagrama de bloques dentro del entorno de
LabVIEW FPGA. donde al hacer click se escoje y ubica dentro del
programa.

Structures
para el control del flujo de datos.

Array
para crear y manipular conjunto de datos del
mismo tipo y de tamao fijo.

Fig8- Plataforma de Labview embebida [1]

1.1. DIAGRAMA FPGA SPARTAN 3E

Numeric
para realizar operaciones aritmticas de tipo entero con signo y
sin signo.

Boolean
para realizar operaciones lgicas.

Comparison
para comparar valores booleanos. aritmticos, arrays y clusters.

Timing
para controlar el tiempo de ejecucin de operaciones del FPGA.
FPGA 1/0, para realizar operaciones de lectura/escritura y
configuraciones de los puertos de la taijeta FPGA.

Memory & FIFO

, para acceder a la memoria del FPGA y la funcin FIFO (first
input-first output) para transferir datos.

Synchronization
para sincronizar tareas de ejecucin en paralelo y pasar datos
entre tareas en paralelo.

Diagrama FPGA Spartan 3E[2]

2.

PROCESO DE INSTALACION (ASPECTOS IMPORTANTES):

Abrimos el instalador y ejecutamos el archivo setup.exe

Fig 15.-Ventana de aceptacin de trminos de licencia

Fig11.- seleccionamos evaluacin y damos siguiente

3.

INSTALACION DE LA FPGA SPARTAN 3E [4]

Fig12.- Activamos el paquete a instalar

Fig 16.- Ventana de instalacin del complemento FPGA

Spartan
Fig 13.- Requerimiento de paquetes extras para FPGA

Fig 14.- Ventana de actualizaciones

Fig 17.- Programa para crackear el Labview

Fig 21.- Calculadora progamada por bloques la FPGA en

labview

III. CONCLUSIONES
Fig 18.- Ventana del crack activado

Las expectativas de diseo inicial se ha cumplido al 100% ya

que se ha conseguido un sistema fcil de construir y asequible,
con esto nos indica que tenemos bajo consumo de potencia.
La compatibilidad entre Labview y la tarjeta Spartan 3E se la
realiza mediante la instalacin del controlador SPARTAN-3E
STARTED BOARD en la versin Labview 2012, ya que es la
nica versin de software de Labview que permite la
compatibilidad entre estos.

Fig 19.- Ventana para programar la FPGA en labview

4.

APLICACIN

La aplicacin realizada nos demuestra la versatilidad que

tiene la tarjeta Spartan 3E, debido que para la aplicacin que
fue realizada, se la programo mediante bloques, algo diferente
de lo que estamos acostumbrados como es el lenguaje HDL.
Comprender el uso de los recursos es extremadamente til
durante el desarrollo, especialmente al optimizar tamao y
velocidad.

IV.

Fig 20.- Interfaz grafica de la calculadora en FPGA labview

RECOMENDACIONES

Realizar paso a paso el proceso de instalacin del

programa, desactivar el firewall de Windows en algunos
casos puede presentar errores, verificar la conexin entre
la tarjeta y LabView, que estn instalados todos los
drivers y de preferencia tener actualizado nuestra PC.

Desactivar el inicio rpido de Windows ya que en

algunas versiones puede presentar problemas con la
conectividad de labview.
5

Se deben identificar correctamente los pines que se van a

utilizar, ya que al verificar la sintaxis o programar se
pueden presentar errores y no podremos continuar.

Para un mayor conociento y profundidad de aprendizaje

se puede visitar http://www.ni.com/webcast/240/es/
donde se explica el mdulo de Labview con FPGA.
V.

REFERENCIAS

[1] National Instruments labview FPGA Module,

web video
http://lumen.ni.com/nicif/ESA/GB_WEBCASTFPG
AINTRO/content.xhtml?du=http://ni.acrobat.com/p
86343456/
[2] Escuela Politecnica Nacional, Proyecto pervio
opbtencion del titulo, Rodrigo Lopez Control de
pendubot utilizando una FPGA.
[3] National Instruments, Modulo Labview FPGA
web:http://www.ni.com/labview/fpga/esa/
[4] Labview FPGA implementing a boolean
function, Vincent Claes web :
http://www.slideshare.net/fpgabe/labview-fpga

V. BIOGRAFAS:
Jos Luis Benavides Lescano naci en
Quito, Pichincha, Ecuador, 21
de
noviembre 1989. Se gradu en el Colegio
Marista en el ao 2007 de bachiller fsico
matemtico, actualmente estudia ingeniera
Electrnica en Telecomunicaciones en la
Universidad de las Fuerzas Armadas ESPE. Actualmente
realiza pasantas en la Agencia de Regulacin y Control de las
Telecomunicaciones ARCOTEL.
Jorge Gonzalo Orejuela Huilcapi, naci
en Quito, Pichincha, el 08 de Septiembre
de 1989. Se gradu en el Instituto Nacional
Meja en el ao 2007 de bachiller fsico
matemtico, actualmente estudia ingeniera
Electrnica en Telecomunicaciones en la
Universidad de las Fuerzas Armadas ESPE.
Actualmente se encuentra realizando pasantas en una empresa
dedicada a dar soporte wireless Sistelvycom.