Proceso CMOS

y
Diseo de Plano Fisico (Layout)
Rev 1.0
Curso CMOS AD
Pablo Aguirre y Fernando Silveira
Instituto de Ingeniera Elctrica

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Indice
u

Proceso de Fabricacin de CI

Wafers
Mascaras
El inversor CMOS
Proceso paso a paso
Operaciones Finales

Diseo de Plano Fsico

Layout
Herramientas CAD
Reglas de Diseo

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacin: Wafers

u
u
u

Los IC se fabrican en obleas (wafers) de Silicio (diametro:

75mm a 300mm y espesor 0.25mm a 1mm)
Los Wafers de silicio se cortan de un lingote de silicio que se
obtienen mediante el proceso de Czochralski
Este proceso permite obtener un lingote uniforme de cristal de
silicio (single cristal)

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacin: Mascaras

u

Procesos sobre el Wafer de Silicio:

Oxidacin (Crecimiento de xido de silicio en la superficie)
Implante de impurezas (Implante inico, difusin, otros)
Grabado quimico (Etching, comer una capa con cido)

Los lugares del wafer donde se llevan a cabo los procesos

estan controlados ppalmente por MASCARAS (litografia)

Graficos de Principles of VLSI Design, UMBC

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacion: El Inversor CMOS

In

GND

V DD

Out

Contacto
a sustrato

Contacto
a pozo n

(a) Layout

(c) Schematic

A
n-well

p-substrate
n

Field
Oxide

(b) Cross-Section along A-A

Tomado de Digital Integrated Circuits 2nd Ed. J.M Rabaey et al.

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacin: Paso a Paso

u

N-well mask:

Active mask:

Tomado de CSE/EE 462: VLSI Design, J. Brockman, Univ. of Notre Dame

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacin: Paso a Paso

u

Oxide Growth:

Polysilicon mask:

Tomado de CSE/EE 462: VLSI Design, J. Brockman, Univ. of Notre Dame

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacin: Paso a Paso

u

n-type implant:

p-type implant:

Tomado de CSE/EE 462: VLSI Design, J. Brockman, Univ. of Notre Dame

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacin: Paso a Paso

u

Cortes de contactos:

Metalizacin (Metal1):

Tomado de CSE/EE 462: VLSI Design, J. Brockman, Univ. of Notre Dame

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

Proceso de Fabricacin: El resultado

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

10

Proceso de Fabricacin: Operaciones finales

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

11

Proceso de Fabricacin: Operaciones finales

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

12

Proceso de Fabricacin: Operaciones finales

Chip diseado y testeado

en el IIE (AMS0902)

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

13

Diseo de Plano Fsico (Layout)

u
u

Consiste en el diseo de mscaras mediante un programa CAD

En el programa CAD se especifica el tamao y disposicin de los
elementos en una serie de mscaras que luego el fabricante procesa para
obtener las mscaras que se utilizarn en la fabricacin
El fabricante provee una serie de reglas de diseo de la tecnologa que
aseguran un baja tasa de descartes en la fabricacin. No garantizan buen
apareo.

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

14

Diseo de Plano Fsico: Herramientas CAD

u

Las herramientas CAD permiten:

Dibujar los elementos en las distintas mscaras

Comprobar que se respetan las reglas automaticamente
Extraer un netlist del circuito dibujado
Efectuar una comparacin Schematic-Layout (LVS)

Herramientas CAD (ejemplos):

Virtuoso (CADENCE, Standard Industrial)
L-Edit (Tanner Tools)
ICStation (Mentor Graphics)

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

15

Reglas de Diseo: Sintaxis

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

16

Reglas de Diseo: Ejemplo

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay

Curso CMOS AD

17