PRCTICA 5:

DEMODULADOR FSK
MEDIANTE PLL

POP Tecn. Electrnicas y Comun.

SISTEMAS DE COMUNICACIONES
DIGITALES

Prctica 5. Demodulador FSK mediante PLL

5.1. Objetivos
Estudiar el funcionamiento de un PLL y su aplicacin para la demodulacin de
una seal modulada FSK.
5.2. El PLL LM565
El LM565 es un circuito de fase cerrada (PLL) de propsito general que dispone
de un oscilador controlado por tensin (VCO) altamente lineal y un detector de
fase doblemente balanceado con buena supresin de portadora. Las
aplicaciones en las cuales puede
utilizarse este dispositivo son varias:
sincronizacin de datos, demodulacin
de FM o FSK,
demodulacin
coherente, sintetizador de frecuencia,
multiplicador de frecuencia, etc.
Tanto la frecuencia de oscilacin libre
del VCO como el ancho de banda del
filtro
pueden ser
seleccionados
mediante el uso de resistores y
capacitores externos. A continuacin se detallan las caractersticas ms
importantes de este dispositivo.
Detector de Fase
Impedancia de entrada
Resistencia de salida
Sensibilidad KD
Oscilador controlado por tensin
Frecuencia mxima de operacin
Sensibilidad KO
Bucle cerrado
Ganancia del lazo KOKD

5 k
3,6 k
0.68 V/rad
500 kHz
4,1 fO rad/secV (fO, frec. VCO)
2,8fO Hz (Alimentacin 6V)

La frecuencia de oscilacin libre del VCO viene dada aproximadamente por:

f0

0,3
R0 C 0

(1)

donde R0 y C0 son los valores de la resistencia y condensador externos

conectados a las patillas 8 y 9 del circuito integrado. De esta forma, la ganancia
del lazo viene dada por:
(2)
33,6 f 0
K 0K D =
VC

1/5

siendo VC la tensin de alimentacin total. El rango de frecuencias en el que el

bucle puede mantenerse cerrado (rango de retencin) es
f H
(3)
K K
8f0
= 0 D
2
VC
5.3. Realizacin prctica
5.3.1. Modulador FSK
En la figura 1 se muestra el circuito prctico que permite generar la seal
modulada FSK mediante el uso de un temporizador NE555. El funcionamiento
de dicho circuito es el siguiente:
a) del
Cuando
la seal se
moduladora
digitalde
est en
el nivel lgico
alto
carga
condensador
produce
a travs
resistencias
k yla 22
k
estando
en paralelo
y la resistencia
de 10las
k.
En cuantodea 4,7
la descarga
del
condensador, sta se produce nicamente a travs de la resistencia de
10 k. De esta forma los tiempos a nivel lgico alto y bajo a la salida del
temporizador son:
W1 = 0,693(R1 || R3 )R2 C
W2 = 0,693R2 C
(4)
R1 = 4,7 k, R2 = 10 k, R3 = 22 k, C = 47 nF
b) Cuando
la seal
moduladora
estdeenlasel resistencias
nivel lgicodebajo,
la carga
condensador
se produce
a travs
4,7 k
y 10 del
k,
pero parte de dicha corriente se va a tierra a travs de la resistencia de
22 k. Esto complica un poco el anlisis del circuito, pero es claro ver
que la carga ser ms lenta, por lo que el tiempo en el que la salida del
temporizador est a nivel alto ser mayor que antes.
1
W = ln
1

A = R1 + R2 +

2
3

B
13

(5)

R1 R 2
R
, B = 1 + 1 , = AC / B
R3
R3

En
a la descarga,
stapor
se produce
igual que
antes
por cuanto
la resistencia
de 10 k,
lo que el altiempo
a nivel
bajonicamente
ser igual
que en el caso anterior.
De esta forma, con este sencillo circuito podemos generar una seal modulada
FSK (con portadora digital) cuyas frecuencias estn en torno a 1 kHz y 1,2 kHz
para el nivel bajo y el nivel alto, respectivamente.
1. Realizar dicho montaje y aplicar una seal moduladora digital con +6V
para el nivel lgico 1 y 0V para el nivel lgico 0, y frecuencia en
torno a 20 Hz.

2. Observar la seal de salida del modulador y medir las frecuencias de

salida para ambos niveles lgicos. Comparar los resultados obtenidos
con los valores tericos predichos por las ecuaciones (4) y (5).

Figura 1. Modulador FSK

5.3.2. Demodulador FSK mediante PLL
En la figura 2 se muestra el esquema del demodulador FSK que hace uso de un
PLL para realizar la recuperacin de la moduladora.

Figura 2. Demodulador FSK

1. Realizar el montaje de la figura 2 y desconectar las patillas 4 y 5 (unidas
con un cortocircuito) del PLL. Observar la frecuencia natural a la que

oscila el VCO en la patilla 4. Modificar el valor del potencimetro

perteneciente al conjunto R0 hasta que dicha frecuencia est en torno a
1 kHz o ligeramente superior.
2. Conectar nuevamente las patillas 4 y 5. Observar la salida del
comparador de fase (tras pasar por el amplificador) en las patillas 6 y 7.
Comparar cada una de estas seales con la seal demodulada en la
patilla de salida del comparador (patilla 7 del LM311).
3. Comparar las seales de salida del VCO con la seal FSK de entrada del
PLL. Finalmente comparar la seal moduladora recuperada (a la salida
del comparador) con la seal moduladora original del generador de
seales.
5.4. Simulacin mediante la herramienta Simulink
Previamente al desarrollo de la prctica es conveniente realizar un estudio para
saber qu nos vamos a encontrar, haciendo uso de la herramienta Simulink del
paquete de simulacin MatLab.
En primer lugar, implementar el PLL mostrado en la figura 3. A la entrada le
conectaremos un generador de seales (seal senoidal) cuya frecuencia debe ser
igual a fc = 1 kHz. El filtro pasobajo ser de orden 2, y su frecuencia de corte
fcorte = fc/2. La frecuencia natural de oscilacin del VCO ser tambin fc, su
sensibilidad (2fc/10) Hz/V. Aadir un desfase inicial entre el VCO y la seal del
generador de 1 rad. Ejecutar una simulacin de 20/fc s y comprobar que el VCO
engancha con la seal de entrada con un desfase de 90 entre ambas.

Figura 3. Diseo del PLL

A continuacin comprobaremos que el PLL permite recuperar una seal
modulada FSK. Para ello, disear el modulador FSK y el posterior
demodulador con PLL mostrado en la figura 4. Ahora, la seal suministrada
por el generador ser una onda cuadrada de fc/100 Hz (moduladora), y las
portadoras tendrn como valores de frecuencia f1 = 0,9fc y f2 = 1,1fc. El
interruptor acta como modulador FSK ya que la conmutacin est controlada
por la seal moduladora digital. El detector de signo a la salida del PLL acta

como comparador siendo su entrada la seal de control del VCO, la cual

coincide con una versin filtrada de la moduladora. El tiempo de simulacin
debe ser ahora de al menos 200/fc para ver algunos ciclos de la moduladora.
Comprobar que con este diseo se produce la demodulacin de la seal FSK.

Figura 4. Diseo de un modulador y demodulador FSK