Conversin Analgico-digital

Analgico digital
Convertidores A/D a la frecuencia de
Nyquist

Conversin A/D
Generar un cdigo digital de n bits a partir de
una entrada analgica.
Igual
g
q
que un DAC:

Despejando:

Tcnicas de implementacin
Bucle Abierto
Ms sencillos, pero menos precisos
Paralelo
Pendiente simple
Doble pendiente

Bucle cerrado
Ms complejos, lentos, pero ms precisos
Rampa digital
d
l
Seguimiento
Aproximaciones
p
sucesivas

Convertidor paralelo (flash)

Para n bits,
bits 2n comparadores y
un codificador con prioridad de
2n a n:

Muy complejo
Slo para pocos bits
Etapa inicial de diseos mixtos

Convertidor de Rampa simple

Generador
G
d d
de rampa:

Se comprueba que si vi=VRef

Convertidor de Rampa simple

Convertidor:

La rampa se sincroniza
con el contador
Cuando VRampa=VRef,
CONT=11 1
CONT=111
Cuando se alcanza Va,
se para
El valor al final,
proporcional a VREF

Problema: si vara RC,

se descalibra.

Convertido de Rampa doble

Recalibrar la
rampa en cada
conversin.
Dos rampas: con
Vref y con Va

primera rampa,
con va, hasta fin
del contador:

Segunda rampa,
con Vref:
Cuando V=0:

Convertidor de Rampa Digital

Convertidores de bucle cerrado: se convierte D/A,
D/A se
compara, y se decide.
Rampa digital: igual que el de rampa simple, pero
generada digitalmente:

Problema:
P bl
tiempo
ti
d
de conversin
i variable
i bl (2nttCDA).
)

Convertidor de seguimiento
La rampa no se reinicia,
reinicia sino que se toma
el valor anterior.
Mejor para seales suaves (f<<fs)

Ms rpido,
rpido pero la salida puede oscilar

A/D de Aproximaciones Sucesivas

Va aproximando desde el MSB hasta el LSB
Forma natural de adivinar un valor
Es Bn-1=1?
Una vez Fijado,
Fijado
Es Bn-2=1?

Cada vez divido

El intervalo p
por 2

Tiempo de conversin constante (n)

Proceso de un CAD aprox. Suc.

En total,
total n ciclos de reloj en alcanzar el resultado

Sample & Hold

Todos los CAD necesitan un S&H
Tensin a medir, constante
Modelo simplificado:

Cuando S, Vc=Vin; cuando H, Vc se mantiene

Para que funcione bien, Ri<<, RL>>

Sample & Hold

Para
P
evitar
it ell efecto
f t de
d Ri,
Ri RL:
RL

Problema: el offset de los A.O. se

suma.
Vo=Vi+V1+V2.

S/H mejorado
Para
P
evitar
it ell offset:
ff t

Caractersticas de catlogo
Resolucin (n de bits)
De 8 a 12 en sistemas industriales
De 16 a 24 (32) en audio

Tiempo de conversin (de ns a s)

Impedancia de entrada
Resistencia entre 1k-1M
Capacidad
p
de p
pF

Precisin
Errores en la conversin

Errores en la conversin
Estticos

Lineales (offset y ganancia)

No lineales (ILN, DLN)

Dinmicos

Aliasing, problemas con el muestreo

Medida de la precisin:

SNR: relacin seal ruido

ENOB: Effective number of bits
Ambas estn relacionadas:

FSR

= 1 log FRS =
ENOB = log 2

V
V
log(2)
RMS _ N
RMS _ N
VRMS _ FSR SNR 1.76
1
=
20logg
=
3 2V

20log(
l ( 2)
6.02
RMS _ N

VRMS _ FS
SNR = 20log
V
RMS _ N

FSR
ENOB = log 2
V
RMS _ N