Always leading the pack

MODULADOR - DEMODULADOR ASK

DL 2561

Electrnica Para
Las Telecomunicaciones

DL 2561

pgina en blanco

II

DL 2561

INDICE

PARTE A
Notas tericas
1. CONCEPTO DE MODULACION NUMERICA

Pag. 3

2. CLASIFICACION DE LOS METODOS DE MODULACION

Pag. 4

3. MODULACION ASK

Pag 6

PARTE B
Descripcin de los mdulos DL 2560 B y DL 2561
1. DESCRIPCION DEL MODULO AUXILIAR DL 2560 B

Pag. 11

2. DESCRIPCION DEL PANEL DL 2561

Pag. 15

PARTE C
Ejercicios
EJERCICIO N1
Utilizacin del panel DL 2561

Pag. 19

EJERCICIO N2
Sistema ASK con cdigo de linea NRZ

Pag. 23

EJERCICIO N3
Sistema ASK con codificacin duo-binaria de respuesta parcial
27

Pag.

EJERCICIO N4
Sistema ASK con cdigo NRZ en presencia de interferencias de transmisin

Pag. 31

EJERCICIO N5
Sistema ASK con codificacin duo-binaria de respuesta
parcial en presencia de interferencias de transmisin

Pag. 35

III

DL 2561

pgina en blanco

IV

DL 2561

PARTE A
Notas tericas

DL 2561

pgina en blanco

DL 2561
1. CONCEPTO DE MODULACION NUMERICA

Por el trmino "modulacin numrica" se entiende al proceso que tiene como finalidad
obtener la transmisin en banda traslada de una genrica seal numrica.
Como ya se sabe una seal elctrica se define como numrica si posee niveles pertenecientes
a un conjunto conocido y limitado de valores, y, junto con esto, si la validez de dichos valores
se verifica solo en correspondencia de prefijados valores temporales.
Un modulador numrico se caracteriza por el hecho de que los parmetros de la portante
sobre la que acta la seal modulante numrica asumen estados discretos en correlacin de
forma unvoca con el smbolo que se transmite.
Al desmodulador, por consiguiente, ya no se le pide que reconstruya con fidelidad la forma de
onda transmitida por el modulador, sino que interprete el estado asumido por la portante en
tiempos sincrnicos con el ritmo de envo de los smbolos por parte del modulador
correspondiente y que decida con la mnima indeterminacin posible cual, entre N posibles,
efectivamente se ha transmitido.
En realidad, la localizacin del estado asumido por la portante en el instante considerado es
incierta debido a la presencia de distorsin y ruidos de los que la portante puede sufrir en
distinto grado, sin embargo, debido a la accin del rgano de decisin, sobre la secuencia de
los smbolos regenerados que sale del desmodulador ya no se encontrar rastro de tales
degradaciones elctricas, el efecto de los cuales se manifiesta en cambio en la probabilidad de
que algunos smbolos se reconstruyan de forma equivocada.
La calidad de los distintos mtodos de modulacin-desmodulacin por lo tanto se valorar en
base al ndice de error, que indica la incidencia de los smbolos equivocados en la secuencia
de datos regenerados, o, en otras palabras, en que medida la informacin recibida difiere de la
transmitida debido a la presencia de elementos equivocadamente reconstruidos.
Un ulterior factor de degradacin que se puede constatar sobre la seal reconstruida por el
desmodulador, consiste en la posible fluctuacin temporal de los smbolos con respecto a la
posicin de referencia. El efecto provocado por dicho inconveniente es una modulacin de
fase no deseada y aleatoria, que toma el nombre de "jitter" de temporizacin y que se
manifiesta a travs de un ligero, casual cambio de frecuencia de un periodo a otro.
En el caso de la transmisin de datos como sucesin de bit, el jitter es causa de errores con el
aumentar de la velocidad de transmisin; en efecto los bit cada vez se hacen ms estrechos,
aumentando la velocidad, y su movimiento de la posicin ideal puede causar errores de
interpretacin al receptor.

DL 2561
2. CLASIFICACION DE LOS METODOS DE MODULACION

Fundamentalmente las modulaciones numricas se pueden encuadraren la clsica subdivisin

entre modulacin de amplitud, frecuencia y fase.
Sin embargo, la literatura tcnica recientemente se ha orientado hacia una distinta
clasificacin, que tiene en cuenta el entero proceso de modulacin-desmodulacin.
Efectivamente, la calidad de un determinado mtodo de modulacin depende de forma
imprescindible tambin del proceso de desmodulacin y del relativo criterio de decisin.
Adems, las modulaciones consideradas actualmente ms interesantes son de tipo mixto, en
cuanto a que ya sea la amplitud que el argumento de la portante estn sujetos a variaciones
discretas.
Se prefiere distinguir a las modulaciones numricas segn un criterio que las clasifica como
lineales o no lineales como se indica en la siguiente tabla.
s(t) = A cosot + B senot

Familia de las modulaciones

lineales

ASK

= Modulacin de amplitud

Familia de las modulaciones no

lineales

FSK

= Modulacin de frecuencia

M-ASK = Modulacin de amplitud

multinivel

M-FSK = Modulacin de frecuencia

multinivel

PSK

PM

= Modulacin de fase

CPM

= Modulacin de fase con

desmodulador coherente

= Modulacin de fase

M-PSK = Modulacin de fase

multinivel
QAM

= Modulacin de amplitud
y fase

QPR
y

= Modulacin de amplitud
fase "Partial Response"

DL 2561
En las modulaciones lineales el proceso de modulacin es simplemente una operacin de
multiplicacin entre la portante y la seal modulante de donde se extrae como conclusin la
notable consecuencia de que el espectro de una modulacin lineal no es otra cosa que el
mismo espectro de la seal de banda base, traslado a la frecuencia de la portante y dispuesto
con simetra especular entorno a la misma.
En las modulaciones no lineales de distinta complejidad se realizan con adecuadas
combinaciones de circuitos de modulacin elementales, que est capacitados para gestionar
una seal binaria en su caracterstica basilar, con el efecto de obtener solo y siempre dos
estados lgicos en el parmetro objeto de la modulacin.

DL 2561
3. MODULACION ASK

La modulacin de amplitud ASK (Amplitude Shift Keying) consiste en una variacin de la

amplitud de una seal, denominada portante, en funcin de los datos que hay que transmitir.
Dicha modulacin se puede idealizar en el esquema de principio de la figura 1.

Figura 1 - Esquema de principio de la modulacin ASK

La secuencia de los datos a nivel binario es representable mediante un conmutador de dos
posiciones, cada una de las cuales asociada unvocamente a uno de los dos niveles lgicos de
la secuencia. El paso del uno al otro nivel provoca sobre la portante una variacin instantnea
de amplitud, cuyo valor depende de la atenuacin T.
La expresin de la seal modulada s(t), que indica la pertenencia de este tipo de modulacin a
la familia de las modulaciones lineales, es la siguiente:
s(t) = m(t) Aocosot
donde m(t) puede asumir los valores discretos 1 y 1/N, en correspondencia con los estados
lgicos "1" y "0".
La portante modulada se presenta con un envuelto que calca la marcha de la seal modulante
(figura 2).

Figura 2 - Marcha de la portante en funcin del tiempo, en la modulacin ASK

DL 2561
Una caso particular de la modulacin ASK es el denominado OOK (On-Off-Keying), que se
obtiene cuando la atenuacin T sea infinita. En tal caso la portante simplemente se interrumpe
a ritmo de la seal datos (figura 3)

Figura 3 - Modulacin ON/OFF (OOK)

El mtodo de modulacin OOK fue uno de los primeros en aplicarse a la tcnica de
transmisin numrica, gracias a la suma facilidad de realizacin tecnolgica.
Hoy el mtodo OOK se ha visto superado ampliamente por otros, que ofrecen rendimientos y
fiabilidad superiores. Por el contrario, la modulacin ASK todava se emplea en
modulaciones mixtas, en las que parte de la informacin transmitida se basa en saltos de
amplitud de la portante.
La modulacin de amplitud, en la transmisin datos, tiene el inconveniente de ser muy
sensible al ruido, interferencias, variaciones de amplitud y as como a la modulacin de
frecuencia FSK y a la modulacin de fase PSK.
La anchura de banda, centrada entorno a fo es doble de la del mensaje.
Para reducir la banda ocupada y la potencia de transmisin, se puede transmitir una sola
banda lateral (SSB: Single Side Band) o tambin la portante reducida y una banda lateral
parcialmente suprimida (VSB: Vestigial Side Band).
Los modem VSB trabajan hasta una velocidad de 2400b/s, con frecuencia portante entorno a
los 2500 Hz. Para aumentar ulteriormente la velocidad de transmisin se emplean tcnicas
multinivel de modulacin de amplitud.
Por ejemplo, pares de bit adyacentes se unen en dibit y se asigna un nivel de tensin de salida
a cada combinacin, como:
00 0 V; 01 1 V
10 2 V; 11 3 V
La desmodulacin de una modulacin ASK o OOK se puede obtener fcilmente mediante un
normal detector de envuelto.
El rgano de decisin que discrimina el smbolo transmitido es siempre un circuito de lmite
de nivel; de la comparacin entre el envuelto de la seal detectada y un lmite de tensin
adecuada, el circuito decide que nivel lgico asignar al smbolo regenerado.

DL 2561

pgina en blanco

DL 2561

PARTE B
Descripcin de los mdulos DL 2560 B y DL 2561

DL 2561

pgina en blanco

10

DL 2561
1. DESCRIPCION DEL MODULO AUXILIAR DL 2560 B

Este panel (figura 4) reagrupa los circuitos y dispositivos auxiliares necesarios para el uso de
los paneles DL 2560 A, 2561, 2562, 2563.
Dichos dispositivos son los siguientes:

CLOCK and CARRIER GENERATOR

Estas seales se obtienen interiormente mediante divisin de una nica fuente al cuarzo
2.4576 MHz. El clock se utiliza para la sincronizacin de los datos que hay que
transmitir/codificar/descodificar con fines experimentales. La frecuencia de clock se puede
seleccionar en los siguientes valores: 2400, 4800, 9600, 19200, 38400 Hz.
Todos los sistemas didcticos DL 2560 A, 2561, 2562, 2563 se han proyectado para funciones
con clock a 2400 Hz. Las velocidades superiores se pueden utilizar para estudiar la gradual
degradacin de la calidad de transmisin con el aumentar del bit rate.
La seal portante tambin se obtiene mediante divisin del mismo oscilador principal y
consiste en una seal a 307.2 KHz. El uso de una portante a frecuencia mltiple de la seal de
clock permite observaciones menos complicadas de las seales que se estn estudiando en el
osciloscopio.

PSEUDO-RANDOM DATA GENERATOR

La misma seal de clock utilizada para la experimentacin se usa para leer cclicamente una
memoria en la que est almacenada una secuencia de bit de muestra.
El disponer de una secuencia de muestra es indispensable para obtener imgenes estables y
repetitivas con el osciloscopio y por lo tanto poder estudiar los procesos de
codificacin/descodificacin de las seales. Se puede disponer de dos secuencias de distinta
longitud, seleccionables: 15 bit y 255 bit. La secuencia de 15 bit es lo suficientemente corta
para que se pueda visualizar en la pantalla del osciloscopio, mientras que la secuencia ms
larga se usa para las pruebas de ms duracin de la medida de la tasa de error.
Sobre las secuencias generadas conviene apreciar lo siguiente:
Las dos secuencias son sucesiones naturales casules de "1" y "0". Las secuencias se
denominan "Pseudo casuales" porque siendo repetitivas naturalmente no son puramente
casuales.
Las longitudes de 15 y 255 es decir 24 -1 y 28 -1 son estandard normalmente en uso para
evitar que la frecuencia de repeticin de las secuencias sea una sub-armnica exacta del
periodo de clock de transmisin, lo que podra enmascarar comportamientos anmalos de
los sistemas de transmisin que estamos estudiando.
Tratndose de secuencias impares (15 y 255), los nmeros "1" y "0" no pueden ser iguales.
Por lo que se puede decir que las secuencias de prueba NO SON de valor medio nulo. Lo
que habr que tener en cuenta en determinadas pruebas.
El generador de secuencias produce una seal trigger sincrnica con el primer bit de cada
secuencia. Esta seal se puede utilizar para sincronizar el osciloscopio.

11

DL 2561
BIT ERROR RATE METER AND DIGITAL DELAY EQUALIZER
El medidor de BER compara la secuencia transmitida con la recibida y cuenta los errores.
La medicin se realiza sobre un nmero de bit seleccionable: 104, 105, 106, 107 de manera que
el nmero de errores visualizado en el display al final de un ciclo de medicin dar
directamente el nmero de errores en 104 ... 107.
El BER-NETER se pone en marcha apretando STAR/STOP. El Led GO se enciende para
indicar que la cuenta ha comenzado. Al final del ciclo el Led se apaga y el display indica el
resultado. Una sucesiva presin sobre STAR/STO0P pone a cero los contadores y empieza de
nuevo el ciclo.
El BER-METER consta de un ecualizador digital de retraso. La utilidad de este circuito
deriva del hecho de que la seal recibida por el sistema de transmisin va con retraso con
respecto a la transmitida. Para poder comparar las dos y contar los errores es necesario que la
seal recibida se compare con un par retrasado de la seal transmitida.
El retraso se puede ajustar mediante un potencimetro (DELAY). Para facilitar la operacin
de ajustado del retraso se dispone de un LED (EQUAL) que se enciende cuando la seal
recibida y el par con retraso de la seal transmitida coinciden.
Junto a la seal DATA tambin se retrasa la seal de clock necesaria para el muestreo de las
seales que hay que comparar (a mitad periodo).
El retraso de la seal de muestra y del clock se producen digitalmente: las dos seales se
"escriben" en unos registros llamados shift registers. Un oscilador de frecuencia variable,
dirigido por la manivela "DELAY", hace pasar los bit hasta la salida de los shift registers.
Los datos y el clock aparecern por lo tanto con un retraso dado por el periodo del oscilador
variable multiplicado por el nmero de estados de los shift registers (4).
En el uso del ecualizador de retraso conviene apreciar como la variacin permitida con el
potencimetro "DELAY" no ser nunca una ecualizacin perfecta, sino tan solo una
ecualizacin aproximada, de todas formas suficiente para los usos didcticos de los paneles.

RF NOISE GENERATOR
En generador de ruidos artificial de nivel regulable produce una seal de espectro "casi
blanca" en la banda interesada por la transmisin de seales (2 kHz - 40 kHz). La seal de
ruido se utiliza como seal modulante en un modulador equilibrado que usa como portante la
misma portante a 307.2 kHz del panel. El resultado es que se genera una seal compuesta por
dos bandas de ruido RF dispuestas simtricamente con respecto a la portante usada para el
experimento, y que interfieren con la banda de las seales en estudio.
Lo que permite estudiar eficazmente el comportamiento de los sistemas de transmisin
didcticos en presencia de ruido RF.

12

DL 2561
JITTER METER
Los rendimientos de los generadores y regeneradores de clock relacionados con los sistemas
de transmisin se miden en trminos de JITTER y WANDER. El Jitter es un parmetro que
indica las variaciones de breve periodo de frecuencia y fase del clock siervo con respecto al
master, mientras que el Wander es el mismo parmetro referido al largo periodo de tiempo
(das, meses, aos).
El Wander no se considera entre los experimentos propuestos, mientras que el Jitter se puede
estudiar fcilmente tan solo con el simple circuito previsto en el panel DL 2560 B, que
consiste en un 0R-EXCLUSIVO seguido por un filtro de paso bajo. El valor medio de la
tensin de salida es constante para jitter = 0 y error de fase constante y en cambio es variable
en caso de "penduleo" del error de fase o en caso de error de frecuencia.
Dado que los paneles didcticos actan con clock variable, y el filtro de paso alto est
dimensionado con una frecuencia fija intermedia, las indicaciones obtenidas a distintas
frecuencias de clock no se pueden comparar directamente.
La salida del jitter meter se puede visualizar en el osciloscopio, o mejor, medir con un
voltmetro analgico (de ndice).

13

DL 2561

Figura 4 - Frontal del panel auxiliar DL 2560 B

14

DL 2561
2. DESCRIPCION DEL PANEL DL 2561

El panel (figura 5) consta:

Codificador NRZ: codifica la seal a niveles TTL provenientes del generador auxiliar
DL 2560 B en seales de cdigo en lnea NRZ bipolar.

Codificador duo-binario: utilizable para estudiar el funcionamiento del sistema de

transmisin ASK de respuesta parcial.

Modulador AM: capaz de operar con seales modulantes digitales. Este mdulo necesita
la conexin con el generador de portante DL 2560 B. El ndice de modulacin se puede
variar mediante un especial mando )MODULATION).

Receptor: formado por un amplificador de frecuencia intermedia (IF), generador de seal

para el control automtico de ganancia y atenuador de entrada para realizar la funcin de
AGC (Automatic Gain Control).

Detector AM: constituido por un simple circuito detector envolvente con diodo y filtro de
paso bajo.

Descodificador NRZ: que acepta de entrada la seal producida por el receptor envolvente
y opera en base a una temporizacin generada en el receptor por el regenerador de clock.
El descodificador NRZ est dotado de un lmite de decisin variable utilizado
interiormente para distinguir entre los niveles lgicos de la seal recibida.

Descodificador duo-binario: permite estudiar el funcionamiento del sistema ASK de

respuesta parcial. El circuito utiliza el clock proporcionado por el regenerador de la
seccin receptora y consta de un mando manual (DECISION POINT) para determinar los
lmites de reconocimiento de los niveles.

Regenerador de clock en recepcin: Este mdulo simula el circuito de extraccin y

regeneracin de la seal de temporizacin presente en el terminal receptor de cualquier
sistema de transmisin datos. El regenerador de clock est constituido por un PLL (Phase
Locked Loop) sincronizable con las transiciones de la seal recibida. Por su naturaleza, el
circuito puede sincronizarse con la frecuencia del clock usado para la transmisin y
tambin con sus armnicas y subarmnicas. Para facilitar su uso didctico, este
regenerador consta de un control manual de la frecuencia de oscilacin libre del PLL (f
ADJ), de manera que el PLL mismo se engancha manualmente a la frecuencia
fundamental del clock de transmisin. Para una comprobacin inmediata del correcto
enganche, el regenerador consta de un Led (LOCK) que se enciende cuando el clock
regenerado coincide con el de transmisin. Si faltase este dispositivo sealador ser
necesario visualizar los dos clock (transmitido y regenerado) en el osciloscopio. El
regenerador de clock consta de un desplazador de fase que permite desfasar el frente
activo (de subida) del clock en aprox. 180 grados, para fines especiales de prueba. Se
podr apreciar durante el curso del experimento que, si se cambia el bit rate (velocidad de
transmisin o frecuencia de clock en transmisin) habr que reajustar ya sea la frecuencia
libre del PLL, mediante enganche a la nueva frecuencia, que la fase del clock regenerado,
para restablecer el funcionamiento del receptor.

15

DL 2561

Figura 5 - Frontal del panel DL 2561

16

DL 2561

PARTE C
Ejercicios

17

DL 2561

pgina en blanco

18

DL 2561
EJERCICIO N1

OPERACION DEL PANEL DL 2561

Finalidad
Familiarizar al alumno con la arquitectura del sistema de transmisin didctico y con los
diferentes mdulos que lo
componen.
Aparatos e instrumentacin necesarios

Paneles DL 2561 y DL 2560 B

Alimentador estabilizado
Osciloscopio de doble traza
Frecuencmetro

Sugerencias al alumno
1.1 Seales de prueba
1. Conectar los paneles a los instrumentos como indicado en la figura 6.
Poner el osciloscopio en sincronizacin exterior, usado (1) como trigger.
2. Medir amplitud y frecuencia de la seal portante (2), que se usar en los experimentos
sucesivos.
3. Poner el selector CK RATE en 2400 y WORD LENGHT en 24 - 1. Visualizar en CH1 el
trigger (1) y en CH2 los datos (3). La seal de trigger identifica el primer bit de la
secuencia de 15 bits.
4. Poner CH2 en clock (4). Contar el nmero de ciclos clock entre un trigger y el sucesivo.
5. Poner CH1 en la seal DATA (3). Medir el nivel DATA en correspondencia con cada ciclo
de CLOCK. Esta es la secuencia de muestra utilizada para las pruebas. Conservar esta
informacin para los experimentos sucesivos.
6. Poner el selector de longitud de la secuencia de prueba en 28 - 1. Verificar como ya no se
pueda visualizar la entera secuencia en la pantalla.
7. Poner el selector de clock rate en las distintas posiciones. Observar las correspondientes
formas de onda (1), (3), (4), respectivamente trigger, data, clock.

19

DL 2561
1.2. Regenerador de clock
1. Con CH1 en (3) y trigger exterior, examinar con CH2 las formas de onda de las seales
codificadas (5), (6). El estudio en profundidad de estas seales ser la finalidad de un
experimento sucesivo.
2. Con CH1 en (3), CH2 en (10) y trigger exterior, mover el potencimetro "FREQUENCY
ADJUST" en un sentido y en el otro hasta cuando el LED LOCK del regenerador de clock
se encienda.
Con esta operacin la frecuencia de oscilacin libre del PLL sufre variaciones hasta
cuando el regenerador no se engancha a la seal recibida.
Ajustar con cuidado la posicin del potencimetro para obtener un encendido completo y
estable del LED.
Atencin: el indicador "LOCK" se enciende mediante un circuito interior que compara el
clock regenerado con el clock de transmisin. Y por lo tanto es necesaria que la conexin
(4) siempre se haya realizado para el correcto funcionamiento del circuito.
3. Mover el potencimetro PHASE hasta visualizar la seal de clock regenerada. Notar como
la seal aparecer solo durante un ngulo limitado de rotacin del potencimetro.
4. Comparar en el osciloscopio el clock regenerado (10) con el de transmisin (4) verificando
la relacin temporal entre los dos.
5. Repetir las observaciones para distintas frecuencias de CK RATE.

20

DL 2561
1.3. Jitter meter
Como ya hemos dicho, este dispositivo consiste en un gate OR-EXCLUSIVO seguido de un
filtro de paso bajo.
Una de las dos entradas comparadas es el clock de transmisin. La otra entrada se conecta a la
seal de clock de salida del regenerador (10). La salida aparecer como una tensin continua
de nivel comprendida entre 0 y 5 V si las entradas tienen igual frecuencia y fase constante. Si
el clock regenerado tiene un error de fase variable, la salida del trigger meter aparecer como
una seal continua con una ondulacin superpuesta. En el caso de error de frecuencia la salida
vara entre el mximo y el mnimo a un ritmo dependiente de la diferencia de frecuencia entre
las seales comparadas.
1. Como prueba preliminar aplicaremos en la entrada RX CK la misma seal de clock de
transmisin (4) y observaremos la salida (15) con el osciloscopio.
2. A continuacin realizaremos la conexin indicada en la figura 6, poniendo en RX CK la
seal (10).
3. Con el osciloscopio conectado en la salida se vara la fase del clock regenerado y despus
la frecuencia, observando las variaciones de la tensin de salida.
4. Repetir para otros valores de clock rate.
1.4 Simulador de medio de transmisin
1. Conectar CH1 a la salida del generador de ruido (11). Verificar la accin del control de
nivel relativo AMPLITUDE (13).
2. Conectar CH1 a la salida del sumador (12) y CH2 a la seal de muestra (6). Verificar la
forma de onda de la seal-ruido para variar posiciones del control de nivel del ruido (13) y
del nivel de salida (14).
3. Repetir para distintos clock rates, de 2400 a 38.400 Kz.

21

DL 2561

Figura 6

22

DL 2561
EJERCICIO N2

SISTEMA ASK CON CODIGO DE LINEA NRZ

Finalidad
Estudiar la constitucin, la estructura y los rendimientos de este sistema.
Aparatos e instrumentacin necesarios
Paneles DL 2561 y DL 2560 B
Alimentador estabilizado
Osciloscopio de doble traza
Sugerencias al estudiante
1. Realizar las conexiones mostradas en la figura 7.
En sustancia, las seales de clock y los datos generados por DL 2560 B se llevan a la
entrada de la seccin transmisora del DL 2561, los datos codificados se ponen en la
entrada del modulador.
El terminal transmisor TX se conecta a la entrada del receptor RX y la salida del
amplificador IF se conecta al detector AM. La salida de este ltimo est conectada a la
entrada del descodificador NRZ y al regenerador de clock.
2. Realizar las siguientes predisposiciones: CK RATE a 2400 Hz, WORD LENGTH a 24 - 1,
osciloscopio en trigger exterior en (1), estadio IF del receptor en Wide Band.
3. Observar en el osciloscopio y tomar nota de las caractersticas de las siguientes seales:
carrier (2), data (3), clock (4).
Regular la base de los tiempos del osciloscopio para as poder visualizar en la pantalla una
entera secuencia de datos (15 periodo de clock).
Funcionamiento y rendimientos del modulador
4. Conectar CH1 a la entrada DATA IN del modulador (5) y CH2 a la salida del modulador
(6). Observar para diferentes posiciones de la manivela de control de la profundidad de
modulacin la forma de onda de salida y determinar visualmente los lmites de linealidad
en el funcionamiento del modulador.
Rendimientos y caractersticas del estadio IF
5. Mover la sonda CH2 del osciloscopio al terminal (7), salida del estadio IF. Verificar la
forma de onda presente cuando el amplificador se predisponga para banda estrecha o banda
ancha, para diferentes valores del ndice de modulacin y para distintos clock rates.

23

DL 2561
Control automtico de ganancia (AGC)
6. El sistema de control automtico funciona de la siguiente forma: el bloque-funcional AGC
Generator produce una seal continua proporcional (dentro de ciertos lmites) a la amplitud
de la seal de salida del amplificador IF. La seal de control se aplica al terminal adecuado
(8) de un atenuador dirigido que de esta forma cierra el anillo de reaccin para el control
de la amplitud de salida de la seal IF. Los sistemas industriales a menudo poseen sistemas
AGC capaces de controlar el nivel en un intervalo de tiempo de algunas decenas de dB. El
sistema didctico DL 2561 realiza la misma funcin en un intervalo mucho ms modesto,
pero lo suficiente como para aclarar al alumno el principio.
La utilidad de un sistema de control automtico de ganancia en el sistema de transmisin
ASK deriva, y conviene recordarlo, del hecho de que estando la informacin asignada a la
amplitud de una seal transmitida y siendo esta ltima fcilmente alterable debido a
interferencias de transmisin y a la posibilidad de variaciones errticas de atenuacin entre
los terminales TX y RX, para mantener el correcto funcionamiento de los descodificadores
es indispensable controlar la amplitud de la seal recibida.
Las caractersticas del sistema de control automtico de ganancia se profundizarn ms
adelante en un sucesivo ejercicio. Por ahora se verificar la funcionalidad del circuito
examinando la forma de onda de salida del estadio IF (7) cuando se cierra el anillo de
control de la ganancia (8).
Desmodulador de envuelto
7. Conectar el osciloscopio a la salida del desmodulador (9) y estudiar los rendimientos del
mismo para diferentes valores del ndice de modulacin y para distintos clock rates.
Regenerador de clock en recepcin
8. Para facilitar el uso de este circuito se dispone de un indicador luminoso que se enciende
cuando el regenerador se engancha correctamente con la secuencia de datos recibidos. Para
que este circuito detector de enganche funcione correctamente y por lo tanto se encienda la
luz, es necesario que la seal de clock de transmisin se ponga en la seccin transmisora
del panel (4), aunque esta seal de clock de transmisin no sea estrechamente necesaria
para la operacin del codificador NRZ.
Preparar el regenerador de clock conectndolo como se indica en la figura 7. Girar la
manivela f ADJ hasta el encendido estable del Led que indica el enganche del regenerador
a los datos transmitidos. Conectar CH2 del osciloscopio a la salida del PHASE SHIFTER
(10). Regular la fase hasta obtener en el osciloscopio una seal con duty cycle de aprox. el
50%. Retocar, si fuera el caso, el enganch6 del PLL.
Descodificador NRZ
9. Mover el CH1 del osciloscopio al terminal de entrada del descodificador (9) y el CH2 al
terminal REF, en los que es posible medir la tensin de referencia utilizada por el lmite de
decisin de los niveles lgicos en el interior del descodificador. Regular el especial
potencimetro (REFERENCE) de manera que el nivel de lmite sea intermedio entre el
nivel mnimo y el mximo de la seal en el terminal de entrada (9). Mover el CH1 del
osciloscopio al terminal de entrada datos del transmisor (3) y CH2 a la salida del
descodificador NRZ (11).
Operar, si fuera necesario, el potencimetro de la referencia de la fase del clock y de la
frecuencia libre del PLL (f ADJ)para as poder visualizar la secuencia de datos
descodificada. Comparar poniendo atencin esta secuencia con la transmitida, midiendo el
retraso de fase intercorriente entre los dos.

24

DL 2561
10. Repetir el experimento con distintas velocidades de clock rate poco a poco crecientes
retocando a cada paso la frecuencia de trabajo del regenerador de clock y la fase de la
seal regenerada. Lo que nos permitir verificar la gradual degradacin de la calidad de
la seal recibida (terminal 9) y las dificultades gradualmente crecientes de enganche
correcto del regenerador de clock a la secuencia de datos recibidos.

25

DL 2561

Figura 7

26

DL 2561
EJERCICIO N3

SISTEMA ASK CON CODIFICACION DUO-BINARIA DE RESPUESTA PARCIAL

Finalidad
Estudiar el funcionamiento de respuesta parcial con codificacin duo-binaria.
Aparatos e instrumentacin necesarios
Paneles DL 2561 y DL 2560 B
Alimentador estabilizado
Osciloscopio de doble traza
Sugerencias al alumno
1. Realizar las conexiones como se indica en la figura 8.
2. Poner el CK RATE a 2400 Hz y la WORD LENGTH a 24 - 1.
3. Conectar el osciloscopio, en trigger exterior, en (1), CH1 en DATA (2), CH2 en la salida
del precodificador duo-binario (3).
Examinar la forma de onda observada y explicar cada aspecto.
Recordando las caractersticas de la codificacin duo-binaria veremos que:
La seal en lnea puede asumir los valores cero, alto (H), bajo (L). En cada intervalo de bit
la seal es:
H si el bit que hay que transmitir es 1 y el bit anterior era 1
L si el bit es 0 y el bit anterior era 0
0 si el bit es 0 y el bit anterior era 1
0 si el bit es 1 y el bit anterior era 0.
4. Enganchar el regenerador de clock operando f ADJ hasta el encendido completo del
indicador LOCK.
5. Regular la fase del clock regenerado a un valor intermedio.
6. Poner CH1 sobre el terminal(4), dejando CH2 en el terminal (3).
Regular DECISION POINT para obtener una tensin de lmite H a un valor intermedio
entre el 0 y el nivel alto de la seal recibida.
7. Poner CH1 sobre el terminal (5). Verificar que la tensin de lmite L sea un valor
intermedio entre el 0 y el nivel bajo de la seal recibida.
8. Poner CH1 en la salida del descodificador (6), dejando CH2 en la entrada (3).
9. Ajustar la fase del clock regenerada mediante la manivela PHASE y, si fuera necesario, la
frecuencia de este y los lmites H y L para que de esta forma aparezca la seal
descodificada.

27

DL 2561
10. Poner CH2 en la seal del generador (2) y comparar las trazas (seal generada y
descodificada) que aparecen en la pantalla.
11. Medir el retraso de fase que pasa entre las dos seales.
12. Repetir las observaciones para clock rates ms altas.

28

DL 2561

Figura 8

29

DL 2561

pgina en blanco

30

DL 2561
EJERCICIO N4

SISTEMA ASK CON CODIGO NRZ EN PRESENCIA DE INTERFERENCIAS DE

TRANSMISION
Finalidad
Estudiar los lmites de operacin correcta del sistema en presencia de atenuacin, distorsin y
ruido casual.
Aparatos e instrumentacin necesarios
Paneles DL 2561 y DL 2560 B
Alimentador estabilizado
Osciloscopio de doble traza
Sugerencias al alumno
1. Realizar las conexiones indicadas en la figura 9. Entre el terminal transmisor (4) y el
receptor (6) est interpuesto el simulador de medio transmisivo.
2. Poner el CK RATE a 2400 Hz y la WORD LENGTH a 24 - 1.
3. Poner CH1 del osciloscopio en la salida del generador de ruido (5). Regular el nivel de este
ltimo a aprox. el 25%.
4. Poner CH1 en el terminal receptor (7). Disponer el osciloscopio en sincrona exterior con
el generador de clock (3). Visualizar el diagrama a ojo. Estudiar las variaciones de forma
de clock rates crecientes hasta 38.400 Hz y con diferentes niveles de ruido aditivo.
5. Poner el nivel del generador de ruido al nivel mnimo, el nivel de salida al 100% y el clock
rate a 2400 Hz. Operar los controles del regenerador de clock como ya hemos visto
anteriormente, de manera que se enganche la seal recibida. Retocar los controles para as
obtener una seal descodificada (8) idntica a la original transmitida (2).
6. Operar el control DELAY del DIGITAL DELAY EQUALIZER del panel DL 2560 B de
manera que el Led de sealizacin o indicacin EQUAL del ecualizador se encienda.
Verificar con el osciloscopio de doble traza que las seales (8) y (9) coincidan.
7. Poner el selector MEASUREMENT BASE a 28 y seleccionar la WORD LENGTH de ? - 1
bits.
8. Apretar START. Esperar que se apague el LED GO, que indica el acabado del ciclo de
medicin. Medir las indicaciones del display que representa el nmero de bits encontrados
equivocados en ? .

31

DL 2561
9.

Establecer un programa de medidas en relacin al tiempo disponible, midiendo el BIT

ERROR RATE para diferentes velocidades de transmisin (clock rates) y para distintas
posiciones de las manivelas del nivel de ruido y de la atenuacin global.

10. Representar los resultados en grficos que muestran el BER en funcin de las distintas
posiciones de la manivela de regulacin del nivel de ruido en paridad con el nivel de
salida (por ejemplo el 75%).
11. Si se dispone de un voltmetro de Verdadero Valor Eficaz (RMS) se medir la tensin de
ruido en los puntos de medicin preelegidos, se calcular la relacin S/N y se
representar esta indicacin en el eje horizontal del mismo grfico que recoge los
resultados de las medidas.

32

DL 2561

Figura 9

33

DL 2561

pgina en blanco

34

DL 2561
EJERCICIO N5

SISTEMA ASK CON CODIFICACION DUO-BINARIA DE RESPUESTA PARCIAL

EN PRESENCIA DE INTERFERENCIAS DE TRANSMISION
Finalidad
Estudiar los lmites de operacin correcta del sistema de respuesta parcial en presencia de
atenuacin, distorsin y ruido casual.
Aparatos e instrumentacin necesarios
Paneles DL 2561 y DL 2560 B
Alimentador estabilizado
Osciloscopio de doble traza
Sugerencias al estudiante
El experimento se conduce como en el caso anterior. El procedimiento general por lo tanto es
parecido y tan solo habr que destacar algunos aspectos principales y las diferencias con
respecto al ejercicio anterior.
1. Las conexiones que hay que realizar son las indicadas en la figura 10. El simulador de
medio de transmisin est interpuesto entre el terminal de transmisin (4) y el receptor (6).
Conviene notar que mientras en el caso NRZ el potencimetro REFERENCE generaba tan
solo un nivel de lmite utilizado para distinguir los niveles ALTOS de los BAJOS de la
seal, ahora el potencimetro genera dos niveles interdependientes ("tracking"), uno
positivo y el otro negativo, de amplitud igual. Estos niveles, medidos en los terminales H y
L, se utilizan como lmite de decisin para distinguir en la seal recibida los niveles ALTO
del CERO y CERO de los niveles BAJO. Cada vez que se altera la posicin del
potencimetro OUTPUT LEVEL (= cada vez que vara la atenuacin del medio de
transmisin) se retoca la posicin de los lmites de decisin, para obtener un
funcionamiento ptimo.
2. Observar el diagrama a ojo de la seal recibida, actuando como en el caso anterior. La
diferencia est en el hecho de que ahora tambin se puede visualizar la lnea de cero
simtrica en el diagrama a ojo.
3. Volver a establecer un programa de medicin de las probabilidades de error, partiendo de
clock rates bajos y ruido mnimo, aumentando el uno y el otro segn el programa.
4. Representar los resultados de forma grfica.

35

DL 2561

Figura 10

36

 1996 - 2011 DE LORENZO SPA - Printed in Italy - All right reserved

DE LORENZO SPA
V.le Romagna, 20 - 20089 Rozzano (MI) Italy
Tel. ++39 02 8254551 - Fax ++39 02 8255181
E-mail: info@delorenzo.it
Web sites: www.delorenzoglobal.com - www.technical-education.it www.delorenzoenergy.com