UNIVERSIDAD NACIONAL DE INGENIERA

FACULTAD DE INGENIERA MECNICA

Departamento Acadmico de Ingeniera Aplicada

P.A. 2013-II
15-10-2013

EXAMEN PARCIAL DE ANLISIS Y DISEO DE CIRCUITOS DIGITALES

(MT-127)
INSTRUCCIONES: Sin apuntes ni copias, est permitido el uso de calculadoras.
Docente: Daniel Leonardo Barrera Esparta.
PROBLEMA N1:
Escribir V o F para cada enunciado y/o completar segn sea el caso (0,5 puntos cada
uno).
1) Un circuito decodificador es un circuito MSI ( )
2) El acarreo en una suma binaria de dos entradas A y B binarias es A AND B ( )
3) Complete: . : esta operacin lgica calcula la suma de dos entradas A y
B binarias.
4) Cuntos bits sern necesario para representar los nmeros decimales del 0 al
230? .
5) El velocmetro de un automvil solo puede ser una representacin anloga. ( )
6) Un conversor DAC es una interfaz que convierte seales anlogas en digitales.( )
7) Por s solos los flip flops pueden funcionar como una memoria ( )
8) El flip flop JK solo tiene una seal de control ( )
9) Es posible implementar un circuito restador utilizando un circuito integrado
sumador como por ejemplo el 74LS83 ( )
10) Complete el grfico para que el restador quede implementado:

PROBLEMA N2:
Separador Trifsico de Planta de Produccin de Petrleo Crudo
En las plantas de produccin de petrleo crudo, se requiere separar del petrleo crudo
extrado de las profundidades de una perforacin tanto el agua como el gas (ver
esquemtico de la Figura N1), de modo que se tenga un petrleo crudo con un grado API
ptimo para su despacho. Se desea que este proceso de separacin se d
ininterrumpidamente para asegurar la mayor produccin y la mayor rentabilidad para la
empresa. Usted ha ingresado como practicante en la mencionada planta, sin embargo,
luego de una semana, ha ocurrido una falla grave en la tarjeta electrnica que realiza la
separacin mencionada anteriormente y se le encarga a usted que diagnostique la tarjeta
electrnica, llegando a la conclusin, luego de dos horas de anlisis, que algunas partes
de la tarjeta se encuentran daadas (su esquema de anlisis se visualiza en la Figura
N2) y requieren reemplazo, el cual se estima que llegar como mnimo en dos semanas.
Es por ello que el gerente de la planta le encarga la misin de implementar un circuito que
se conecte en paralelo a la tarjeta instalada y mantenga la filosofa de operacin en el
menor tiempo posible, disponiendo de un maletn solamente con los circuitos integrados
con tecnologa TTL bsicos como compuertas lgicas: AND, OR, NOT, XOR, NAND,
NOR; flip flops JK, D; timer 555, resistencias, protoboards, entre otros (con un stock de 20
unidades por cada componente).

Fig.1 Esquemtico del Separador Trifsico de Petrleo Crudo.

Fig.2 Anlisis de la tarjeta electrnica del Separador Trifsico CST2013

Luego, a usted se le entrega la filosofa de operacin del separador trifsico, el
cual luego de una lectura rpida usted identifica los siguientes nombres para
los componentes (tags) y genera los siguientes enunciados de operacin y
lgica:
Tags:
-

Comando para vlvula motorizada de ingreso de petrleo crudo+agua

(1)=VA
Comando para vlvula motorizada de salida de gas (2)=VB
Comando para vlvula motorizada de salida de agua (3)=VC
Comando para vlvula motorizada de salida de petrleo crudo (4)=VD
Switch de Presin Alta en Separador Trifsico PSH-103 (5) = PA
Switch de Temperatura Alta en Separador Trifsico TSH-100 (6) = TA
Switch de Nivel Alto desde transmisor de Nivel LIT-101(7): LSLL
Switch de Nivel Bajo desde transmisor de Nivel LIT-101(8): LSHH
Alarma por nivel Bajo desde transmisor de Nivel LIT-101: LSL
Alarma por nivel Alto desde transmisor de Nivel LIT-101: LSH
Seal de Secuencia en automtico: AUTO
Seal de Inicio: START
Seal de Paro: STOP
Seal de Parada de Emergencia: EM
Seal de Reloj de Flancos Variables de Tarjeta: CLK

Operacin General de compontentes:

-

Las vlvulas motorizadas se aperturan con una seal digital de 5VDC y

se cierran con una seal de 0 VDC (1 lgico para apertura y 0 lgico para
cierre).
El transmisor de nivel LIT-101 genera una seal de 4-20mA para un
rango de 0-5153 milmetros y a travs del conversor ADC envan seales
a la tarjeta principal (segn sea el caso):

1) Switch de Nivel Bajo: Cuando el transmisor de nivel LIT-101 detecte

que el nivel del separador est por debajo de los 200 milmetros,
genera una seal digital de 5VDC cuando est activado y 0 VDC
cuando no este activado.
2) Switch de Nivel Alto : Cuando el transmisor de nivel LIT-101 detecte
que el nivel del separador est por encima de los 5000 milmetros,
genera una seal digital de 5VDC cuando est activado y 0 VDC
cuando no este activado.
3) Una seal con trama digital en BCD mediante protocolo de
comunicacin "UNI-FIM", el cual solo enva el nivel de alarma bajo en
300 milmetros (LSL) y el nivel de alarma alto en 4800 milmetros
(LSH) numricamente seteados (considerando una aproximacin de
dos decimales) a travs de su resultante luego del escalamiento con
la seal de 4-20mA (Es decir, para 200 milmetros, por ejemplo, la
seal equivalente en el rango de 4-20mA ser x=4+16*(200-0)/
(11353-0)=4.28 mA y 4.28= 0100 0010 1000). La trama digital es
enviada una sola vez al inicio y se enva primero la trama de la seal
escalada del nivel bajo en BCD y a continuacin la trama de la seal
escalada en nivel alto en BCD. El protocolo UNI-FIM recibe 7 entradas
de protocolo y es exactamente similar a lo que recibira un display
nodo comn de 7 segmentos.
La seal de START Y STOP se unen en una sola seal COM, la cual si COM
es 1 se da cuando se activa START y cuando COM es 0 es porque se
activa STOP. La seal COM habilita la alimentacin del circuito
secuencial.
El circuito de Clock produce flancos repetitivos, el primer flanco cuando
la seal AUTO se activa, el segundo flanco luego de 60 segundos, el
tercer flanco luego de 10 segundos, el cuarto flanco luego de 5 segundos
y el quinto flanco luego de 2 segundos, y as de modo repetitivo (Ayuda:
esto permitir evitar repeticiones en las salidas para el diseo
de la tabla de excitacin del circuito secuencial).

Lgicas:
Lgica de Condicin:
La lgica de Condicin opera con las siguientes restricciones:
Condicin de Automtico: Cuando las seales LSLL, LSHH, TA, PA y EM no
se encuentran activadas , la seal AUTO se activa y VA=VB=VC=VD=0.
Condicin de Paro de Vlvula de Salida: Cuando la seal LSLL se
encuentre activada, las seales AUTO, VB, VC y VD se desactivan y se
activa la seal VA.

Condicin de Paro de Vlvulas de Entrada: Cuando la seal LSHH se

encuentre activada, las seales VB, VC y VD se activan y se desactivan
VA y AUTO.
Condicin de Paro por Alta temperatura: Cuando la seal TA se encuentre
activada, las seales AUTO, VA, VB, VC y VD se desactivan (Condicin
predomina sobre los switch de nivel).
Condicin de Paro por Alta presin: Cuando la seal PA se encuentre
activada, las seales AUTO, VA, VB y VC se desactivan y se activa la
seal VB (Condicin predomina sobre los switch de nivel).
Condicin de Emergencia: Cuando la seal EM se encuentre activada las
seales VA, VB, VC, VD y AUTO se desactivan (Condicin Predomina
sobre las dems).
Incoherencia: Cualquier condicin incoherente, hace que todas las
salidas del Circuito sean desactivadas
Lgica de Operacin:
Se inicia con una condicin donde todas la seales de salida estn
desactivadas (VA=VB=VC=VD=0) cuando AUTO=1.Luego se activa la vlvula
motorizada de ingreso de crudo y agua por 60 segundos (VA=1 en 60
segundos), luego se desactiva la vlvula motorizada A y se activa la vlvula
motorizada D por 10 segundos (VA=0, VD=1 por 10 segundos), luego se
activan simultneamente la vlvula motorizada B y C por 5 segundos
(VB=VC=VD=1, VA=0 por 5 segundos) y finalmente se dejan activados las
vlvulas motorizadas VC y VD por 2 segundos (VC=VD=1, VA=VB=0 por dos
segundos).
Se pide:
a) Elaborar el esquema general del chip principal de control del separador
trifsico daado. (2 puntos)
b) Elaborar la tabla de verdad completa de la Lgica de Condicin (1 punto)
c) Simplificar y obtener las expresiones de la Lgica de Condicin (1 punto)
d) Dibujar el esquemtico del circuito de la Lgica de Condicin (1 punto)
e) Elaborar la tabla de verdad del circuito de la Lgica Secuencial utilizando
flip flops J-K (2 puntos)
f) Simplificar y obtener las expresiones de la Lgica Secuencial utilizando
flip flops J-K (2 puntos)
g) Dibujar el esquemtico del circuito de la Lgica Secuencial utilizando flip
flops J-K (1 punto)
h) Elaborar la tabla de verdad de la decodificacin de la seal anloga en el
protocolo "UNI-FIM" del transmisor de nivel, muestre sus clculos y
justifique su tabla (2 puntos).

i) Simplificar y obtener las expresiones de la decodificacin de la seal

anloga en el protocolo "UNI-FIM" (2 puntos)
j) Dibujar el esquemtico del circuito de la decodificacin de la seal
anloga en el protocolo "UNI-FIM" (1 punto)