08a Dis Secuencial 2 PDF

Ejercicio: Detector de
secuencia (1)
Se necesita un circuito detector de secuencias que active su
salida Z1 cuando se reciba la secuencia 10101, y su salida Z2
cuando se reciba la secuencia 10110. Se considera que las
secuencias pueden venir superpuestas. Utilizar flip-flops
tipo T.
0 / 00
A ...0
Circuitos Digitales EC1723
1 / 00
1 / 10
1 / 00
0 / 00
C 10
0 / 00
0 / 00
1 / 00
D 101
D
1 / 00
E 1010
0 / 00
0 / 01
X / Z1Z2
Universidad Simn Bolvar

Departamento de Electrnica y Circuitos
Prof. Juan. C. Regidor
0 / 00
1 / 00
Edo. actual
Codificado
1 / 10
1 / 00
0 / 00
D
1 / 00
0 / 00
0 / 01
X / Z1Z2
Edo. actual
Codificado
Edo. Futuro, Z1 Z2
X=0
X=1
Transiciones
X=0 X=1
000
000, 00
001, 00
000
001
010, 00
001, 00
0!"
001
010
000, 00
011, 00
0"0
01!
011
100, 00
101, 00
!""
!"1
100
000, 00
011, 10
"00
"!!
101
010, 01
001, 00
"!"
"01
Prof. Juan Claudio Regidor
secuencia (3)
0 / 00
F 1011
1 / 00
secuencia (2)
1 / 00
0 / 00
B 1
Edo. Futuro, Z1 Z2
X=0
X=1
Transiciones
X=0 X=1
000
000, 00
001, 00
000
001
010, 00
001, 00
0!"
00!
001
010
000, 00
011, 00
0"0
01!
011
100, 00
101, 00
!""
!"1
100
000, 00
011, 10
"00
"!!
101
010, 01
001, 00
"!"
"01
1 / 00
00!
T2 = Q1Q0 + Q2
4
T1 = X'Q0 + XQ2Q0' + X'Q1 + Q1Q0 T0 = XQ0' + X'Q0 = X#Q0

secuencia (4)
Edo. actual
Codificado
Edo. Futuro, Z1 Z2
X=0
X=1
Inicio
Transiciones
X=0 X=1
000
000, 00
001, 00
000
001
010, 00
001, 00
0!"
001
010
000, 00
011, 00
0"0
01!
011
100, 00
101, 00
!""
!"1
100
000, 00
011, 10
"00
"!!
101
010, 01
001, 00
"!"
"01
El estado inicial suele asignarse de tal modo que

todos los flip-flops estn en cero o en uno, y se usan
las entradas de Clear o Preset para iniciar el circuito.
00!
Vcc
Vcc
Pr
D
Pr
Q
Vcc
Q'
Clr
Q'
Clr
INICIO
Z1 = XQ2Q0'
Z2 = X'Q2Q0
Diseo con un flip-flop

por estado (one-hot)

por estado
La idea es usar un flip-flop tipo D para representar

cada estado de la mquina. El flip-flop que est en
uno corresponde al estado actual.
El diseo del circuito es una copia directa del

diagrama de estados:
X=0, S=0
X=1, S=0
X=0, S=0
X'
Bifurcacin:
X=0
Ei
Di
Qi
Qi'
X
Di
DA
Qi
QA
X=1, S=1
X'
DB
X'
C
X=0, S=0
X=1, S=0
Confluencia:
Ei
X=1, S=0
X=1
X=0, S=0
QB
X
X'
DC
QC
DD
X'
QD
Qi'
8

por estado

por estado: Inicio
Las ecuaciones de excitacin de cada flip-flop pueden

leerse de las flechas que llegan a cada estado:
X=0, S=0
X=1, S=0
X=0, S=0
X=0, S=0
X=1, S=0
X=0, S=0
La inicializacin puede hacerse asncronamente

mediante las entradas de preset y clear, o de manera
sncrona con compuertas adicionales a la entrada de
los flip-flops.
X=1, S=1
X=1, S=0
DA = XQA + XQC!
DB = XQA + XQB + XQD
DC = XQB + XQD!
DD = XQC ! !
El flip-flop que represente al estado inicial debe

cargarse con un uno y todos los dems deben
ponerse en cero.
S = XQD
10

por estado
11

por estado: Ejemplo
0 / 00
Ventajas:
Simplicidad y rapidez del diseo.
A
1 / 00
0 / 00
0 / 00
0 / 00
0 / 01
X / Z1Z2
Especialmente til cuando hay muchas entradas que

no estn activas todo el tiempo.
1 / 00
Desventajas:
Cantidad excesiva de flip-flops.
DA = XQA + XQC + XQE
DE = XQD
DB = XQA + XQB + XQF
DF = XQD
DC = XQB + XQF!
Z1 = XQE
DD = XQC + XQE
1 / 00
1 / 00
Es ms fcil depurar el circuito.
1 / 10
1 / 00
0 / 00
12
Z2 = XQF
13
Ejercicio con un flip-flop

por estado (1)
Ejercicio con un flip-flop

por estado (2)
Y' / 00
Implementar el diagrama de estados de la figura

mediante el mtodo de un flip-flop por estado.
Escribir las ecuaciones de entrada de los flip-flops
tipo D y las expresiones para las salidas Z1 y Z2.
Entradas / Z1 Z2
Y / 10
S' / 00
X.Y / 00
A
S / 00
Y' / 00
Y / 10
X.Y / 00
A
S / 00
Y' / 00
X / 00
X'.Y' / 00
X.Z' / 00
Z / 00
X.Z' / 00
X'.Y / 10
Z' / 00
Z' / 01
Z / 01
14
X.Y' / 00
X'.Y / 10
Z' / 00
H
Z / 01
Z / 00
DE = QFZ + QDXY
Z1 = QEY + QDX'Y
DB = QHZ + QGX'Z' + QBY + QAS
DF = QDXY'
Z2 = QHZ' + QGZ
DC = QHZ' + QBY'
DG = QCX'
DH = QGZ + QFZ' + QDX'Y

15
Control de Semforo (2)
La figura muestra el esquema de una interseccin de

dos calles, una principal y otra secundaria. Hay dos
detectores de vehculos, Dp y Ds, los cuales indican la
presencia de un automvil esperando en la va principal
o en la secundaria, respectivamente.
Hay tambin pulsadores que pueden ser
operados por un peatn que desee cruzar
la calle principal (los pulsadores Pp) o la
secundaria (los Ps); los pulsadores
correspondientes se conectan a compuertas OR, de modo que cada grupo se
puede tratar como una seal nica.
Z / 00
DA = QGXZ' + QEY' + QAS'
DD = QEY + QDX'Y' + QCX
Z / 00
Z' / 01
X'.Z' / 00
X.Y' / 00
X' / 00
X'.Z' / 00
X / 00
X' / 00
E
Y / 00
S' / 00
X'.Y' / 00
Y' / 00
Entradas / Z1 Z2
Y / 00
Especificaciones:
La luz verde principal Vp se debe mantener encendida
por un mnimo de 30 segundos y continuar encendida
hasta que el detector Ds seale la presencia de un
automvil en la va secundaria o hasta que un peatn
accione el pulsador Pp. Se enciende simultneamente
la luz roja secundaria, Rs.
La luz amarilla principal Ap se enciende durante 5
segundos, mantenindose encendida Rs.
16
17
Especificaciones (cont.):
Se dispone de dos temporizadores (monoestables no

redisparables, activados por frente de subida), uno de
5 segundos (entrada I5, salida T5) y otro de 15
segundos (entrada I15, salida T15)
La luz verde secundaria Vs se debe mantener

encendida por un mnimo de 15 segundos y continuar
encendida hasta que el detector Dp seale la presencia
de un automvil en la va principal o hasta que un
peatn accione el pulsador Ps. Se enciende
simultneamente la luz roja principal, Rp.
La luz amarilla secundaria As se enciende durante 5
segundos, mantenindose encendida Rp.
Se repite el ciclo indefinidamente.
18

T15
T15
T15' / I15
T15'
Ds + Pp / I5
T15
T15
T15' / I15
T5
(Ds + Pp)'
T15'
Ds + Pp / I5
T5' / I15
DA = QAT15 + QGT5
D
T5' / I15
T5' / I15
T5' / I15
Dp + Ps / I5
T15'
19
T5
(Ds + Pp)'
DB = QAT15 + QBT15
DC = QBT15 + QC(Ds + Pp)
DD = QDT5 + QC(Ds + Pp)
Dp + Ps / I5
T15'
DE = QET15 + QDT5
DF = QET15 + QF(Dp + Ps)
T5
(Dp + Ps)'
T15
T5
Estado
A
B
C
D
E
F
G
Salidas Vp, Rs Vp, Rs Vp, Rs Ap, Rs Vs, Rp Vs, Rp As, Rp
(Dp + Ps)'
T15
DG = QGT5 + QF(Dp+ Ps)
Estado
A
B
C
D
E
F
G
21
22
wloop:
if( suma < numero ) {
impar += DOS;
suma += impar;
raiz ++;
if( suma < 0 )

return raiz ;
goto wloop;
T15
T15
T5
(Ds + Pp)'
Camino de
Datos
(Data Path)
// Puede ser un 'Halt'
Vp = QA return
+ QB +raiz
QC
T15' / I15
T15'
Ds + Pp / I5
Ap = QD
D
T5' / I15
T5' / I15
Rp = QE + QF + QG
Vs = QE + QF
Control de la ULA
S2S1S0 Operacin
0 0 0
A+B
0 0 1
AB
0 1 0
A+1
0 1 1
A1
1 0 0 A AND B
1 0 1
A OR B
1 1 0
NOT A
1 1 1
A
As = QG
Dp + Ps / I5
T15'
Rs = QA + QB + QC + QD
I5=QC(Ds+Pp)+QF(Dp+ Ps)
T5
(Dp + Ps)'
T15
I15=QAT15+QDT5+QGT5
Estado
A
B
C
D
E
F
G
Banco de
registros
Z: Salida, vale 1 si el resultado de la

operacin es 0
N: Salida, vale 1 si el resultado es negativo
23
wloop:
Camino de
Datos
(Data Path)
Los registros (Banco,
Salida, Flags) se cargan
con el frente de subida
del reloj. El perodo de
ste debe ser lo bastante
largo como para permitir que se completen
todas las operaciones.
if( del
suma
< numero
) {
Control
Banco
de Registros
impar += DOS;
Seal
sumaEnable
+= impar;
REA
Read
A
raiz ++;
REB
Read Enable B
WE
Write
Enable< 0 )
if( suma
DirA[2..0] Direccin
lectura
A (3;bits)// Puede ser un 'Halt'
return
raiz
goto wloop;
DirB[2..0] Direccin
lectura B (3 bits)
}
DirW[2..0]
Direccin escritura (3 bits)
Camino de Datos
Banco de
registros
return raiz ;
Figura 2
JCR/MPO/LGU
Edo.
Adw(2:0) AdA(2:0) AdB(2:0) WE Sm S(2:0) LF OE
000XXXXXX1011100
0010010011100100
001001XXX1101000
010001XXX1101000
0110010101100000
1000110101100000
1111001001100000
XXX0001110100110
1100000001100000
110110XXX1101001
Prof. Juan Claudio

10 Regidor
1 1 0 1 1 0 X X XUniversidad
1 1 0 1 1Simn
0 1 Bolvar
Control de la ULA
S2S1S0 Operacin
0 0 0
A+B
0 0 1
AB
0 1 0
A+1
0 1 1
A1
1 0 0 A AND B
1 0 1
A OR B
1 1 0
NOT A
1 1 1
A
26
operacin es 0
Control del Banco de Registros
Camino de
Datos
Camino de Datos: Ejercicio
Banco de
registros
Dibujar un diagrama
de estados para
ejecutar la operacin:
El siguiente algoritmo, escrito en lenguaje C,

produce la parte entera de la raz cuadrada de un
nmero. Hacer un diagrama de estados que lo
materialice, de la manera ms fiel posible, sobre el
camino de datos mostrado antes. El NUMERO se
supone cargado previamente en el registro R7.
Salida = Entrada*R4+R3;
Control de la ULA
S2S1S0 Operacin
0 0 0
A+B
0 0 1
AB
0 1 0
A+1
0 1 1
A1
1 0 0 A AND B
1 0 1
A OR B
1 1 0
NOT A
1 1 1
A
operacin es 0
Control del Banco de Registros

Seal
REA
Read Enable A
REB
Read Enable B
WE
Write Enable
DirA[2..0] Direccin lectura A (3 bits)
DirB[2..0] Direccin lectura B (3 bits)
DirW[2..0] Direccin escritura (3 bits)

#define
NUMERO 38
// Nmero est cargado en el registro R7
En cierta fbrica, una banda trasportadora que corre a 1

m/s lleva dos tipos de cajas: las tipo "A" de 50 cm. de
longitud, y las tipo "B", de 80 cm. Usando el camino de
datos anterior, se desea disear un sistema que realice las
siguientes operaciones:
suma = raiz = 0;
impar = suma + 1;
DOS
= impar + 1;
wloop:
if( suma < numero ) {
impar += DOS;
suma += impar;
raiz ++;
if( suma < 0 )
return raiz ;
goto wloop;
}
return raiz ;
}
28
int Sqrt( int numero )

{
int suma, raiz, impar, DOS;
Figura 2
Cada vez que haya pasado una caja se debe activar la

salida del camino de datos, con el valor 0 si pas una caja
"A" y 1 si fue una tipo "B".
Se desea llevar la cuenta del nmero total de cajas (en R5),
nmero de cajas tipo "A" (en R6) y nmero de cajas

tipo "B" (en R7).
29
30
ROM
Memoria de slo lectura (Read Only Memory)
ROM: programable en la fabricacin
La cinta tiene un sensor ptico que detecta la

interrupcin de un rayo de luz al paso de una caja. La
salida de este sensor se lleva a la entrada del camino de
datos (bit 0). El reloj del controlador tiene un perodo de
0,01 s. Escriba un diagrama de estados que cumpla con
las condiciones pedidas.
PROM: programable una vez por el usuario

EPROM: borrable con luz ultravioleta
EEPROM o E2PROM: borrable elctricamente; el ciclo
de borrado es mucho ms lento que el de escritura
Flash memory: E2PROM borrable y programable por
bloques
31
Control microprogramado
Control microprogramado 2
Y
S'
Clk
Clr
Contador
Programable
Lectura
ROM
Clr
Control
Disponible
ROM
Condicin
verdadera
Registro
Edo.
Act.
Condicin
Inc.
Seales
de control
Condicin
falsa
1
S
X
Y'
Z
D0
D7
Y'
1
X'
Z'
CE Load
MUX
Salto
Clk
CE Load
Clk
Contador
Programable
Clk
...
.
32
MUX
8:1
Condicin
Salto
3
Salto
33
34
Control microprogramado 2
Y
S'
Clr
0
Contador
Programable
Y'
D7
3
3
Salto
Edo. Actual Condicin
MUX
8:1
Condicin
X'
CE Load
D0
Z'
Clk
1
S
X
Y'
Z
Salto
0 0 0
0 0 1
0 0 0
0 0 1
0 1 1
0 0 1
0 1 0
0 1 0
1 0 0
0 1 1
0 0 0
x x x
1 0 0
1 0 0
0 0 1
1 0 1
1 1 1
0 0 0
34

08a Dis Secuencial 2 PDF

Diunggah oleh

Informasi Dokumen

Deskripsi Asli:

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

08a Dis Secuencial 2 PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

Ejercicio: Detector de

Circuitos Digitales EC1723

Universidad Simn Bolvar

Prof. Juan Claudio Regidor

Universidad Simn Bolvar

Prof. Juan Claudio Regidor

Universidad Simn Bolvar

Prof. Juan Claudio Regidor

T1 = X'Q0 + XQ2Q0' + X'Q1 + Q1Q0 T0 = XQ0' + X'Q0 = X#Q0

El estado inicial suele asignarse de tal modo que

Prof. Juan Claudio Regidor

Universidad Simn Bolvar

Prof. Juan Claudio Regidor

Diseo con un flip-flop

Diseo con un flip-flop

La idea es usar un flip-flop tipo D para representar

El diseo del circuito es una copia directa del

Prof. Juan Claudio Regidor

Prof. Juan Claudio Regidor

Universidad Simn Bolvar

Diseo con un flip-flop

Diseo con un flip-flop

Las ecuaciones de excitacin de cada flip-flop pueden

La inicializacin puede hacerse asncronamente

DB = XQA + XQB + XQD

Prof. Juan Claudio Regidor

El flip-flop que represente al estado inicial debe

Universidad Simn Bolvar

Diseo con un flip-flop

Universidad Simn Bolvar

Prof. Juan Claudio Regidor

Diseo con un flip-flop

Especialmente til cuando hay muchas entradas que

DA = XQA + XQC + XQE

DB = XQA + XQB + XQF

Es ms fcil depurar el circuito.

Universidad Simn Bolvar

Prof. Juan Claudio Regidor

Ejercicio con un flip-flop

Ejercicio con un flip-flop

Implementar el diagrama de estados de la figura

DB = QHZ + QGX'Z' + QBY + QAS

Prof. Juan Claudio Regidor

DH = QGZ + QFZ' + QDX'Y

Control de Semforo (2)

La figura muestra el esquema de una interseccin de

DA = QGXZ' + QEY' + QAS'

DD = QEY + QDX'Y' + QCX

Universidad Simn Bolvar

Control de Semforo (1)

Prof. Juan Claudio Regidor

Prof. Juan Claudio Regidor

Universidad Simn Bolvar

Control de Semforo (3)

Control de Semforo (4)

Se dispone de dos temporizadores (monoestables no

La luz verde secundaria Vs se debe mantener

Prof. Juan Claudio Regidor

Control de Semforo (5)

Control de Semforo (6)

Universidad Simn Bolvar

Prof. Juan Claudio Regidor