Captulo 6

Polarizao do FET
6.1 INTRODUO
No Cap. 5, verificamos que os nveis de polarizao para uma configurao com
transistor de silcio podem ser obtidos com o auxlio das equaes caractersticas VBE =
0,7 V, Ic (31 B, e Ic = IE. A relao entre as variveis de entrada e de sada proporcionada por (3, cujo valor assume-se que seja fixo para a anlise a ser realizada. O fato de
(3 ser uma constante estabelece uma relao linear entre Ic e IB. Dobrando-se o valor de
IB, o valor de Ic dobra, e assim por diante.
Para o transistor de efeito de campo, a relao entre os parmetros de entrada e sada
no-linear devido ao termo quadrtico na equao de Shockley. Relaes lineares
resultam em linhas retas, quando traadas em um grfico de uma varivel versus a outra,
enquanto para as funes no-lineares, como a caracterstica de transferncia de um
JFET, obtm-se curvas. A relao no- linear entre ID e VGS pode complicar o
desenvolvimento matemtico necessrio anlise dc de configuraes com FET. O
mtodo grfico pode reduzir bastante a preciso, mas mais rpido para a maioria dos
amplificadores a FET. Como o mtodo grfico , em geral, o mais utilizado, ele ser o
mtodo adotado no decorrer da anlise deste captulo.
Outra diferena existente entre as anlises do TB J e FET que para o TBJ a varivel
de controle um nvel de corrente, enquanto, para o FET, um nvel de tenso controla
os demais parmetros do dispositivo. Entretanto, em ambos os casos a varivel
controlada um nvel de corrente na sada, que, por sua vez, determina importantes
nveis de tenso do circuito de sada.
As relaes gerais normalmente utilizadas para a anlise dc dos amplificadores a
FET so
(6.1)

e
(6.2)

Para o JFET e o MOSFET tipo depleo, a equao de Shockley relaciona as

variveis de entrada e sada:
(6.3)

Pgina 178
Para o MOSFET tipo intensificao, a seguinte equao aplicvel:
(6.4)

particularmente importante notar que as equaes acima dependem apenas do

dispositivo! Elas so vlidas para qualquer configurao, uma vez que o dispositivo
opera na regio ativa. O circuito s define o nvel de corrente e a tenso associada com
o ponto de operao por meio do seu prprio conjunto de equaes. Na realidade, a
soluo dc para os circuitos com FET e TBJ a soluo de equaes simultneas
estabelecidas pelo dispositivo e pelo circuito. A soluo pode ser determinada
utilizando- se o mtodo grfico ou matemtico fato que ser demonstrado em um dos
primeiros exemplos deste captulo. Entretanto, como j foi mencionado, o mtodo
grfico o mais popular para circuitos com FET e empregado neste livro.
As primeiras sees deste captulo se limitaram aos FETs e ao mtodo grfico de
anlise. O MOSFET tipo depleo ser ento examinado, com seu nmero elevado de
pontos de operao, seguido pelo MOSFET tipo intensificao. Finalmente, problemas
relacionados a projetos sero investigados, para que se verifiquem os conceitos e
procedimentos introduzidos no captulo.
6.1

CONFIGURAO COM POLARIZAO FIXA

O mais simples dos arranjos de polarizao para o JFET de canal n aparece na Fig. 6.1.
Denominado configurao com polarizao fixa, uma das poucas configuraes com
FET que podem ser solucionadas utilizando-se tanto o mtodo grfico quanto o
matemtico. Os mtodos so includos nesta seo para demonstrarem a diferena entre
as duas filosofias, mas tambm para realarem o fato de que a mesma soluo pode ser
obtida com os dois mtodos.
A configurao da Fig. 6.1 inclui os nveis ac V, e Va mais os capacitores de
acoplamento (C\ e C2). Lembre-se de que os capacitores de acoplamento so circuitos
abertos para a anlise dc, e baixas impedncias (consideradas curtos-circuitos) para a
anlise ac. O resistor RG est presente para assegurar que Vt
Pgina 179

Figura. 6.1 Configurao com polarizao fixa

aparea na entrada do amplificador FET na anlise ac (Cap. 9). Para a anlise dc,

A queda de zero volt atravs de RG permite substituir RG por um curto-circuito

equivalente, como o que aparece na Fig. 6.2, especialmente desenhado para a anlise dc.
Como o terminal negativo da bateria est conectado na porta, pode-se concluir que a
polaridade de VGS oposta de VGG. Aplicando a lei das tenses de Kirchhoff na malha
indicada da Fig. 6.2, no sentido horrio, resulta em

e
(6.5)

Uma vez que VGG uma fonte dc constante, a tenso VGS fixa, da a notao
configurao com polarizao fixa.

Figura. 6.2 Circuito para a anlise dc.

Figura. 6.3 Traando a equao de Shockley.

O nvel resultante de corrente de dreno ID agora controlado pela equao de

Shockley:

Uma vez que VGS fixa para esta configurao, ela pode ser substituda na equao de
Shockley para se determinar o valor de ID. Este um dos poucos casos em que a soluo
matemtica pode ser empregada diretamente.
Uma anlise grfica exigiria um traado da equao de Shockley, como mostra a Fig.
6.3. Lembre-se de que fazendo VGS = VjJ2, a corrente de dreno fica igual a IDSS/4 ao se
traar a equao. Para a anlise realizada neste captulo, os trs pontos definidos por
IDSS, VP e a interseo h pouco descrita sero suficientes para o traado da curva. Na
Fig. 6.4, a reta vertical representa = VGG, portanto, o nvel de D deve ser determinado
sobre esta reta. O ponto onde as duas curvas se interceptam a soluo para a
configurao normalmente chamado de ponto de operao, ou quiescente. O ndice
Q ser utilizado na notao de corrente de dreno e tenso porta-fonte quando estas
quantidades representarem valores no ponto de operao. Observe na Fig. 6.4 que o
nvel quiescente de ID determinado desenhando-se uma linha horizontal do ponto Q at
o eixo vertical ID. Uma vez mon

Figura 6.4. Achando a soluo para a configurao com polarizao fixa.

Pgina 180
Tado o circuito da Figura 6.1, os nveis quiescentes de ID e VGS podem ser medidos
como mostra a Figura 6.5. a tenso dreno-fonte do circuito de sada pode ser
determinada aplicando-se a lei das tenses de Kirchhoff.

e
(6.6)

Lembre-se de que os ndices de uma nica letra indicam que a tenso est referenciada a
terra. Para a configurao da Figura 6.2,
(6.7)

Alterando a notao:

ou

e (6.8)

Alm disso,

ou

e (6.9)

No difcil concluir que VD = VDS eVG = VGS se for observado que V5=0V, mas as
dedues acima serviram para enfatizar a relao entre as notaes com ndice duplo e
simples. Uma vez que a configurao necessita de duas fontes dc, seu emprego
limitado, e portanto no ser includa na lista das configuraes com FET mais

utilizadas.
EXEMPLO 6.1
Determine as seguintes quantidades para o circuito da Fig. 6.6.
(a) Vcv
(b) IDq.