ELECTRNICA DIGITAL I (04/05)

3er Curso de Ingeniera Industrial

SISTEMAS SECUENCIALES
PROBLEMA 1

Disear un contador mdulo 8. El circuito debe disearse como autmata de Moore.

PROBLEMA 2

Disear completamente un contador de 3 bits con 2 entradas A/D y M tal que:

A/D =1 cuenta ascendente.
M=0 cuenta de uno en uno.

A/D=0 cuenta descendente.

M=1 cuenta de dos en dos.

A/D

clk
3
B2 B1 B0

PROBLEMA (cuestin) 3

Dibujar la forma de Q y /Q en el circuito de la figura. Considerar despreciables los retardos de

propagacin.

PROBLEMA 4
1

ELECTRNICA DIGITAL I (04/05)

3er Curso de Ingeniera Industrial

En un sistema digital se transmite informacin serie (se supone que el primer bit en transmitirse es el
ms significativo) en el cdigo BCD natural, en sincronismo con una seal de reloj, y se desea disear un
circuito secuencial sncrono que detecte si la palabra recibida pertenece o no al cdigo.
El circuito debe disponer de dos salidas.
- La primera indica fin de deteccin: se activa en el momento en que se sabe con seguridad si la
palabra pertenece o no al cdigo.
- La segunda salida se activa cuando la palabra no pertenezca al cdigo.
Se debe realizar el diseo del circuito describiendo todos los pasos del diseo de un circuito
secuencial sncrono, empleando la codificacin one-hot (uno activo) y biestables J-K como elementos de
memoria.
PROBLEMA 5

1.- Disear un contador sncrono de 3 bits que funcione de la forma siguiente:

Dispone de 2 seales de control: ENABLE y MODE
Si ENABLE=1 el contador funciona segn la seal MODE
Si ENABLE=0 el contador para el contaje y se pone la salida a valor 0.
Si MODE=0 es un contador segn: 1,3,7,6,4,1,....
Si MODE=1 es un contador segn: 1,4,6,7,3,1,....

MODE
ENABLE

B0
B1
B2

CLK

PROBLEMA 6

Se dispone de una seal peridica C de perodo T y ancho de pulso T/10. Disear un circuito
secuencial sncrono que a partir de dicha seal y en sincronismo con sus flancos de subida, genere otra
seal peridica S cuyo periodo y ancho de banda deban ser seleccionables mediante dos seales de control
C1C0 de tal forma que:
C1 C0
0
0
1
1

0
1
0
1

S
Ancho de pulso
Periodo
No se genera Pulso
T
2T
2T
3T
3T1
4T

PROBLEMA 7

Implementar un circuito secuencial sncrono con dos entradas (X 1X0) y una salida Z. Si X1X0=00,
Z=0. Para hacer Z=1 ha de producirse primero el cambio de X0: 0 1 y, mantenindose X0=1,
que cambie X1: 0 1. Z se vuelve a hacer Z=0 cuando X1X0=00, sin importar el orden en el que
se produzcan los cambios.
PROBLEMA 8

Disee totalmente un circuito con dos entradas, X e Y, que d salida Z=1 cuando en los cuatro
ltimos ciclos de reloj, las entradas hayan sido 11, 01, 01, 11. El circuito debe ser implementado mediante
un esquema de Mealy y utilizando biestables tipo D.
PROBLEMA (cuestin) 9

Analice el circuito de la figura y muestre la secuencia de salida para la secuencia de entrada dada.
1

ELECTRNICA DIGITAL I (04/05)

3er Curso de Ingeniera Industrial

Nota: El componente con la indicacin =1 corresponde a una puerta XOR

PROBLEMA 10

Dado el circuito secuencial sncrono de la figura, obtener su tabla de estados siguientes y de salida y
realizar una implementacin simplificada del mismo.

PROBLEMA 11

Disear un circuito secuencial de Mealy

que compare dos valores de 3 bits, X e Y . Los
valores entran de bit en bit comenzando por el

X, 3 bits

Y, 3 bits

Z
1

ELECTRNICA DIGITAL I (04/05)

3er Curso de Ingeniera Industrial

MSB si la seal de control T=1. Si dicha seal de control T=0 entonces los valores empiezan a entrar
comenzando por los LSB. EL sistema debe proporcionar una salida Z que informe de lo siguiente :
SI X>Y
SI Y>X
SI X=Y
EN ESPERA

Z=10
Z=01
Z=11
Z=00

Especificar slo la tabla de estados siguientes y salidas para el sistema completo sabiendo que una
vez que empieza a comparar NO puede cambiar la seal T. Adems realizar el diseo completo para el
caso en el cual T=0 siempre.
Nota: utilizando el mtodo del mnimo cambio de bits, obtener para el diseo una codificacin ptima.

PROBLEMA 12

Disese un circuito secuencial por Mealy que realice la suma de dos nmeros de n bits. Dicha
suma se realiza bit a bit comenzando por los bits menos significativos y se inicia cuando la seal externa
M=1 . A su vez el circuito debe generar una seal activa por flanco de subida, D que active un registro
de desplazamiento donde se van almacenando los datos. El circuito deja de sumar cuando la seal M=0 y
entonces proporciona el resultado 0 e inhibe la seal de desplazamiento.
Se debe de indicar el diagrama de flujo, la tabla de estados, el mtodo de codificacin, matrices de
excitacin y de salida, funciones secuenciales y el esquema del circuito.

x
s
y
D
M

clk