ANLISIS Y DISEO DE CIRCUITOS

CON MEMEORIAS

Anlisis y Diseo de circuitos con

memorias

Clasificacin de las Memorias (1)

Memoria Principal
FMemorias de ferrita (obsoletas)
FMemoirias Integradas

Memorias RAM (Random Access Memory)

Memoiras ROM (Read Only Memory)
Memorias PROM (ROM Programable)
Memorias EPROM
Memorias OTP (One Time PROM)
Memorias EAROM

Anlisis y Diseo de circuitos con

memorias

Clasificacin de las Memorias (2)

Memoria Cach
Memorias de Masa
FMemoria en Disco Duro
FMemoria en disquete
FMemorias en Disco ptico o disco CD-ROM
FMemorias en Cinta

Anlisis y Diseo de circuitos con

memorias

Memoria de ncleo de ferrita

Hilos de seleccin
y escritura

Hilo de lectura
Anlisis y Diseo de circuitos con
memorias

Caractersticas de las Memorias (1)

Capacidad: Es la cantidad de informacin
que puede almacenar una memoria. Su
unidad en el bit. Son mltiplos:
Byte: Es la palabra de informacin compuesta
por 8 bits
Kilobyte (KB): Equivale a 210bytes, es decir
1024 bytes
Megabyte (MB):Equivale a 220bytes, es decir
1.048.576 bytes
Anlisis y Diseo de circuitos con
memorias

Caractersticas de las Memorias (2)

Tiempo de acceso: Es el tiempo
transcurrido desde que se pide una
informacin a la memoria, hastra que sta
se recibe.
Tipo de memoria

Tiempo de acceso

Ncleo de Ferrita

0,3 s - 1s

Cinta magntica

5 ms 1s

Disco magntico

10 ms 50 ms

CD_ROM

200 ms 400 ms

Memorias integradas MOS

2ns 300 ns

Memorias integradas bipolares

0,5 ns 50 ns

Anlisis y Diseo de circuitos con

memorias

Caractersticas de las Memorias (3)

Volatilidad: Es la propiedad que tiene la
memoria de retener o no la informacin que
posee cuando se le desconecta la
alimentacin.
Memorias Voltiles; ejemplo las RAM
Memorias No voltiles: ejemplo las ROM

Anlisis y Diseo de circuitos con

memorias

Caractersticas de las Memorias (4)

Modo de acceso: Es el mtodo que la
memoria emplea para acceder a una
informacin almacenada en ella. Los
mtodos ms utilizados son:

Acceso aleatorio
Acceso secuencial
Acceso ciclico
Acceso por pila o acceso LIFO
Anlisis y Diseo de circuitos con
memorias

Modo de Acceso cclico

Acceso cclico: Este modo
de acceso es una
combinacin entre el acceso
secuencial y el acceso
aleatorio. Los dispositivos
de memoria que utilizan este
tipo de acceso son los discos
duros y los disquetes, en los
cuales la informacin viene
grabada en pistas
concntricas.

Pista

Sector dentro de una pista

Anlisis y Diseo de circuitos con

memorias

Modo de Acceso por Pila o LIFO

Las siglas LIFO (Last in, first out) significan: ltimo en entrar,
primero en salir.
Anlisis y Diseo de circuitos con
memorias

10

Modo de Acceso por Cola o FIFO

PILA FIFO
23

F4

6B

3A

23 3A

F4 23 3A

Salida de datos

Entrada de datos

Acceso por cola o acceso FIFO : El significado de las siglas FIFO

(First in, first out) es: primero en entrar primero en salir. La
estructura de estas memorias aparece en la Figura
Anlisis y Diseo de circuitos con
memorias

11

Patillaje
Patillas de alimentacin
Patillas del bus de
direcciones
Patillas del bus de datos
(D0-Dn)
Patilla de seleccin de
Lectura/Escritura (R/W)
Patilla de seleccin de
pastilla (CS= Chip Select
o CE = Chip Enable)

ALIMENTACIN
Bus de direcciones
A0

Bus de datos
D0

A1

D1

A2

D2

A3

D3

A4

D4

A5

Dn
Am

Anlisis y Diseo de circuitos con

memorias

CS R/W

12

Organizacin Interna de la memorias (1)

0

1
2
16 = 2n

n=4

4
5

A7

A6

256

Clulas

9
A5

10
11

A4

12
13
14
15

255

Dato
16 circuitos de lectura / escritura

9 10 11 12 13 14 15

Decodificador de columnas

16 = 2 n
A3

A2

A1

n=4

A0

Anlisis y Diseo de circuitos con

memorias

13

Organizacin Interna de la memorias (2)

0
1
128 = 2n
n=7

Entrada de
direcciones

Matriz de 128 filas x 128 columnas

16.384 clulas de memoria

11
bits

7
bits
A4 A10

127

A0 A3
4 bits

15 16

31 32

47 48

15 0

15 0

15 0

63 64

15 0

79 80

95 96 111 112 127

15 0

15 0

15 0

15

MUX MUX MUX MUX MUX MUX MUX MUX

0
1
2
3
4
5
6
7

128/8 = 16
16 = 2n

n=4

bit 0

bit 1

bit 2

bit 3

bit 4

bit 5

bit 6

bit 7

Entrada/Salida de datos
8 bits

Anlisis y Diseo de circuitos con

memorias

14

SIMBOLOGA(1)
Informacin 1

Informacin 2

Informacin y cambio de informacin en un bus: Cuando una

informacin est compuesta por varias seales, como en el caso
de los buses de direcciones y de datos, se utiliza la
representacin simplificada que se indica en la Figura. El cruce
de las lneas superior e inferior indica que se ha producido un
cambio en una o varias de las lneas que forman el conjunto.
Cuando las lneas permanecen paralelas, se est representando
que la totalidad de la seal permanece sin variacin.
Anlisis y Diseo de circuitos con
memorias

15

SIMBOLOGA(2)
Informacin
Alta impedancia

Alta impedancia

Estado de alta impedancia en un bus: Se indica

con una tercera lnea intermedia, tal y como
aparece en la Figura.
Anlisis y Diseo de circuitos con
memorias

16

SIMBOLOGA(3)

Informacin no til o irrelevante en un bus:

Cuando la informacin presente en un
conjunto de lneas es irrelevante, es decir, no
tiene inters para el fenmeno que se describe,
se utiliza el smbolo indicado en la Figura
Anlisis y Diseo de circuitos con
memorias

17

SIMBOLOGA(4)
1
0

Cambio de estado en una lnea: Puesto que el tiempo de

cualquier cambio de estado no es nulo, las subidas y bajadas
de las seales, que en la realidad seran cercanas a una
funcin exponencial, se representan mediante los trazos
incluidos que aparecen en la Figura.
Anlisis y Diseo de circuitos con
memorias

18

SIMBOLOGA(5)

Paso de 0 a 1

Paso de 1 a 0

Cambio de estado en una lnea en momento indeterminado:

Si el instante de paso de cero (0) a uno (1) o de uno (1) a cero
(0) no est determinado o es irrelevante, se seala el margen
de tolerancia mediante un rayado, tal y como aparece en la
Figura.

Anlisis y Diseo de circuitos con

memorias

19

Proceso de lectura de una memoria RAM

Anlisis y Diseo de circuitos con

memorias

20

10

Proceso de Escritura

Anlisis y Diseo de circuitos con

memorias

21

Memoria RAM 2112 (1)

A3

Vcc

16

A2

A4

15

A1
A0

SRAM 2112 R/W

CE

14

4
5

A5

I/04

12

A6

I/03

11

A7

I/02

10

GND

I/01

13

Bus de direcciones A0-A8; el

nmero de direcciones ser:
28= 256 direcciones
Bus de datos I/O0-I/O3;luego la
logitud de la palabra es 4
N de bit capaz de almacenar
256x4=1.024
2 patillas tpicas de
alimentacin Vcc - GND
/CE :patilla de seleccin de chip
R/W :patilla de lectura escritura
que indica que es una memoria
RAM

Anlisis y Diseo de circuitos con

memorias

22

11

Memoria RAM 2112 (2)

Tipo RAM esttica

Organizacin 256x4
Tecnologa NMOS
Alimentacin 5V
Encapsulado:DIL 16 punes
Comptaible con tecnologa TTL
Disipacin tpica de potencia:
2112A = 225 mW
2112a-L = 150 mW
Tiempo de acceso mximo:
2112A = 350 ns
Anlisis y Diseo de circuitos con
memorias

23

Memorias RAM
RAM esttica o SRAM:
Formadas por flip-flops.
Al quitar la alimentacin pierden la informacin

RAM dinmicas o DRAM:

Formadas por condensadores que almacenan la informacin.

Hay que sometidas a un proceso de reescritura peridico.
Durante el tiempo de refresco no pueden ser utilizada
Puede almacenar ms informacin en menos espacio que las
SRAM y relacin

RAM con pila

Anlisis y Diseo de circuitos con
memorias

24

12

SRAM bipolar
F Las clulas de memoria
estn constituidas por
transistores multiemisor
F Tiene un alto consumo
F Alta velocidad

Lnea Y

Lnea
leer/escribir

T0

T1

Lnea
leer/escribir
1

0
Lnea X

Anlisis y Diseo de circuitos con

memorias

25

SRAM MOS
VDD

Ventajas

T5

T6

T7

T8
Direccin X

Bajo consumo debido a

los trasnsistores MOS
Alta densidad de
integracin

Inconvenientes

VSS

T1

T3
Direccin Y
T4

T2

Velocidad de trabajo lenta

Sensibilidad a la
electricidad esttica

Salidas celda
Anlisis y Diseo de circuitos con
memorias

26

13

Tipos de Memorias SRAM

SRAM Pipeline (tubera)

SRAM Burst (rfaga)

Permite trabajar a muy alta
velocidad sobre bloques de
direcciones.
Posee un circuitera interna
que direcciona la siguiente
posicin de memoria sin
que la solicite el P. Esto
es vlido solo para un
bloque de posiciones de
memoira consecutivas

Mejora el modelo
anterior. Posee un buffer
especial que permite que
la memoria reciba una
nueva direccin antes de
terminar el acceso
anterior.

Anlisis y Diseo de circuitos con

memorias

27

Memoria RAM MCM514256A (1)

1

D0

VSS

20

D1

D3

19

D2

18

RAS

CAS

17

NC

16

A0

A8

15

A1

A7

14

A2

A6

13

A3

A5

12

VCC

A4

11

10

MCM514256A

Pines de alimentacin Vcc y Vss

Patilla de /W, de donde podemos
deducir que es RAM
/CAS y /RAS se utilizan para el
refresco, de donde deducimos que es
una DRAM
Bus de direcciones A0-A8, pero como
las memorias DRAM tienen
multiplexado el bus de direcciones , las
9 lneas equivalen A0-A17 ,es dedir
218=262.144 direcciones
Bus de datos D0-D3 es decir 4 bits
262.144x4 = 1.048.576 bits

Anlisis y Diseo de circuitos con

memorias

28

14

Memoria RAM MCM514256A (2)

Datos del Catlogo

RAM dinmica
Organizacin 256Kx4
Tecnologa CMOS
Alimentacin +5V
Encapsulado DIL 20 pines
Compatible con tecnologa TTL
Consumo tpico 80 mA
Direccionamiento multiplexado
Tiempo de acceso mximo 80 ns
Perodo de refresco mximo 8 ms
Anlisis y Diseo de circuitos con
memorias

29

Memoria RAM MCM514256A (3)

Clula:
Si T1 se activa, la capacidad
parsita de C se podr cargar o
no a travs de la entrada,
dependiendo que esta sea 1 o
0. Si se carga T2 conduce
Para leer se activa T3, de
manera que la tensin de C
permitir que T2 conduzca o no
y por lo tanto sabemos si hay
almacenado un 0 o un 1.

Anlisis y Diseo de circuitos con

memorias

30

15

Tipos de memorias DRAM (1)

FPM RAM (Fast Page Mode RAM)
Esta memoria DRAM esta
diseada para trabajar en modo
paginado, es decir para accesos a
bloques de memoria consecutivos. Su
estructura solo difiere de las memorias
DRAM convencional en que el
decodificador de filas, mantiene
validada la ltima direccin sobre la
que se trabajo, de esta forma el acceso
a direcciones de memoria consecutivas
es muy rpido ya que solo hay que
esperar la respuesta del multiplexor de
columnas

Memorias EDO RAM

(Extended Data Out RAM)
Son una variante de las
memorias FPM RAM, que
mediante la utilizacin de un buffer
especial en su salida, las permite,
por ejemplo, estar finalizando la
lectura de un dato de la matriz y
simultneamente estar
decodificando la direccin del
siguiente dato a leer.

Anlisis y Diseo de circuitos con

memorias

31

Tipos de memorias DRAM (2)

Memorias BEDO (Burst EDO
RAM):
Es una variante de las memorias
EDO RAM que mejora su
velocidad mediante la inclusin, en
el propio chip, de un contador de
direcciones. Como en todos los
tipos de DRAM estudiados solo
mejoran su respuesta en accesos a
direcciones de memoria
consecutivas.

Memorias SDRAM
(Synchonous DRAM):
Es el tipo de memoria DRAM
mas moderno de los empleados hoy.
Su estructura consta de dos o mas
matrices, cuyo funcionamiento se
organiza de forma que, mientras se
esta realizando el acceso a una
matriz, otra est preparando el
siguiente acceso. Incorporan en su
estructura todas las mejoras de las
memorias DRAM estudiadas y son
las ms rpidas de las memorias

DRAM.
Anlisis y Diseo de
circuitos con
memorias

32

16

Mdulo SIMM de memoria RAM

VCC (1)
CAS (2)
DQ0 (3)
A0 (4)
A1 (5)
DQ1 (6)
A2 (7)
A3 (8)
VSS (9)
DQ2 (10)
A4 (11)
A5 (12)
DQ3 (13)
A6 (14)
A7 (15)
DQ4 (16)
A8 (17)
A9 (18)
A10 (19)
DQ5 (20)
W (21)
VSS (22)
DQ6 (23)
NC (24)
DQ7 (25)
NC (26)
RAS (27)
NC (28)
NC (29)
VCC (30)

36

37

72

(b) Mdulos de 72 pines

15

(a) Mdulo de 30 pines

Anlisis y Diseo de circuitos con

memorias

33

Mdulo DIMM de memoria RAM

DIM (Dual In line Memory). En este tipo de
mdulos los chip van colocados sobre ambas caras
de las tarjetas.
Se fabrican con 168 contactos
Existen mdulos DIMM de:
4 MB, 8 MB, 16 MB, 32 MB, 64 MB y 128 MB.

Anlisis y Diseo de circuitos con

memorias

34

17

Memoria ROM 6830 (1)

Dos pines de alimentacin VDD

y VSS.
Cuatro pines de seleccin CS0,
CS1, CS2 y CS3.
No posee pin de R/W
10 lneas de bus de direcciones
A0-A9
210 = 1.024 direcciones
8 lneas de bus de datos D0-D7
1.024x8 = 8.192 bits

VSS

A0

24

D0

A1

23

D1

A2

22

D2

A3

21

D3

A4

20

D4

A5

19

D5

A6

18

D6

A7

17

D7

A8

16

10

CS0

A9

15

11

CS1

CS3

14

12

VCC

CS2

13

6830
Anlisis y Diseo de circuitos con
memorias

35

Memoria ROM 6830 (2)

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9

CS0
CS1
CS2

Decodificador
de
direccin

Matriz de
memoria

Buffers TRIestado
de salida

D0
D1
D2
D3
D4
D5
D6
D7

Informacin del catlogo

Tipo : ROM
Organizacin 1.024x8
Tecnologa NMOS
Alimentacin +5V
Compatible con lgica TTL
Consumo msximo 130 mA
Tiempo de acceso mx:
68B30A = 250 ns

Anlisis y Diseo de circuitos con

memorias

36

18

Memoria EPROM 27C64A (1)

Dos pines de alimentacin VCC y

GND.
Cuatro pines especiales: Vpp,
/PCG, /OE y /CE.
Al no poseer patilla de R/W
podemos asegurar que es un tipo de
memoria ROM
La patilla PGM delata que es una
memoria EPROM o PROM.
Bus de direcciones A0-A12
213 = 8.192 direcciones
Bus de datos 8 bits, D0-D7
8.192x8 = 65.536 bits

Vpp

Vcc

28

A12

PGM

27

A7

NC

26

A6

A8

25

A5

A9

24

A4

A11

23

A3

OE

22

A2

A10

21

A1

CE

20

10

A0

D7

19

11

D0

D6

18

12

D1

D5

17

13

D2

D4

16

14

GND

D3

15

Anlisis y Diseo de circuitos con

memorias

37

Memoria EPROM 27C64A (2)

Salida de datos
O0 - O7

OE
PGM
CE

Control de
programacin
y seleccin

Decodificador Y
A0 - A12
Entrada de
direcciones

Decodificador
filas (X)

Buffer de datos
Detector de
columnas

65.536 BIT
Matriz

Informacin del catlogo

Tipo EEPROM
Organizacin 8.192 x 8
Tecnologa NMOS
Alimentacin 5V
Encapsulado DIL 28 pines
Compatible con tecnologa
TTL
Consuma msximo 20 mA

Anlisis y Diseo de circuitos con

memorias

38

19

Expansin de la longitud de palabra

almacenada
F Se emplearn tantas pastillas iguales como el nmero que
resulte de dividir la longitud de palabra que se desea
obtener, entre la longitud de palabra de la pastilla a
emplear.
F Se conectarn en paralelo los buses de direccin de ambas
pastillas con las lneas correspondientes del bus de
direcciones del microprocesador.
F Se conectarn en paralelo las siguientes lneas de todas las
pastillas: CS, R/W, etc.
F Se formar un nuevo bus de datos agrupando los buses de
datos de todas las pastillas
Anlisis y Diseo de circuitos con
memorias

39

Memoria de 1K x 8 bits con pastillas de 1Kx4 bits

D7 D6 D5 D4 D3 D2 D1 D0

CS
D3

D0

CS

D3

PASTILLA 2
A0

D0

CS

PASTILLA 1
R/W
A9

A0

R/W
A9
R/W
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0

Anlisis y Diseo de circuitos con

memorias

40

20

Memoria de 4K x4 bits con pastillas de 1Kx4 bits

A11

Decodificador
2a4
3

A10

D3
D2
D1
D0

D3

D0

A0

D3

CS

PASTILLA 4

D0

R/W
A9

A0

D3

CS

PASTILLA 3

D0

D3

CS

PASTILLA 2
R/W
A9

A0

D0

CS

PASTILLA 1
R/W
A9

A0

R/W
A9
R/W
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0

Anlisis y Diseo de circuitos con

memorias

41

Memoria de 2K x8bits con pastillas de 1Kx4 bits

Anlisis y Diseo de circuitos con

memorias

42

21

Mapa de memoria de un sistema

microprogramado
Direcciones

Mapa de Memoria

0000
2047
2048
4095

0000 H RAM bsica variable y pila

07FF H
0800 H RAM general programas
0FFF H

Pastilla 1 RAM
2Kx8
Pastilla 2 RAM
2Kx8

40960
45055

A000 H Interface Entrada/Salida

AFFF H

Pastillas diversas

61440
63487
63488
65535

F000 H ROM opcional aplicaciones

F7FF H
F800 H ROM bsica arranque
FFFF H

Pastilla 3 RAM
2Kx8
Pastilla 4 RAM
2Kx8

Anlisis y Diseo de circuitos con

memorias

43

Decodificador de 3 a 8 lneas y las

posiciones de memoria que direcciona
E

0 (0000-1FFF)

RAM

1 (2000-3FFF)
74SL138

2 (4000-5FFF)

A15

I2

3 (6000-7FFF)

A14

I1

4 (8000-9FFF)

A13

I0

5 (A000-BFFF)

I/O

6 (C000-DFFF)
7 (E000-FFFF)
Anlisis y Diseo de circuitos con
memorias

ROM
44

22

Doble decodificador de 2 a 4 lneas y las

posiciones de memoria que direcciona
Salida 0
A11
A12

Salida 7
A11
A12

E
I0
I1

0
1
2
3

(0000-07FF) RAM bsica

(0800-0FFF) RAM general
(1000-17FF)
(1800-1FFF)

E
I0
I1

0
1
2
3

(E000-E7FF)
(E800-EFFF)
(F000-F7FF) ROM opcional
(F800-FFFF) ROM bsica

74LS139
Anlisis y Diseo de circuitos con
memorias

45

Implementacin con decodificadores del

mapa de memoria
CS

ROM

CS

ROM

CS

I/O

CS

RAM

CS

RAM

7
6
5
A15

A14

A13

2
1
0
74SL138

E
A11
A12

A11
A12
E

0
1
2
3
0
1
2
3

74SL139

Anlisis y Diseo de circuitos con

memorias

Al bus
de datos

A0.....................A10
Bus de direcciones

46

23