INVERSORES
Prof.IvoBarbi
Estedocumentorenerelatriosescritospelosatuaisprofessores,
TellesB.Lazzarin
RomeuHausmann
HugoS.Larico
GlaysonLuizPiazza
Acadmicos:
Hugo Estofanero
Romeu Hausmann
Telles B. Lazzarin
Maio/2007
ndice
1. Introduo ................................................................................................................................... 5
2. Estudo do Inversor de Tenso Monofsico ................................................................................ 7
2.1. Inversor de Tenso Monofsico .......................................................................................... 7
2.2. Estratgias de Modulao .................................................................................................... 8
2.3. Etapas de operao .............................................................................................................. 9
2.4. Projeto do filtro LC ........................................................................................................... 12
2.4.1. Clculo do Indutor Lf ................................................................................................. 12
2.4.2. Clculo da Capacitncia Cf ........................................................................................ 16
2.5. Simulao de um Inversor Monofsico de 10kVA ........................................................... 17
3. Modelo Matemtico do Inversor para a Malha de Tenso ....................................................... 21
3.1. Projeto do compensador .................................................................................................... 26
3.2. Simulao com o Compensador de Tenso ....................................................................... 31
4. Restrio da Derivada do Sinal de Controle............................................................................. 40
4.1. Simulao para a Restrio da Derivada do Sinal de Controle ......................................... 46
5. Inversor Monofsico Alimentando uma Carga No Linear ..................................................... 48
5.1. Resultados de Simulao com Carga No-Linear ............................................................. 53
5.1.1. Carga no-linear retificador com fonte de tenso.................................................... 53
5.1.2. Carga no-linear retificador com filtro capacitivo .................................................. 56
5.1.3. Carga no-linear com alterao de Lo (35H) ........................................................... 58
5.1.4. Carga no-linear com alterao de Lo (15H) ........................................................... 60
6. Estudo de Perdas....................................................................................................................... 65
6.1. Estudo das Perdas nos Semicondutores............................................................................. 65
6.1.1. Perdas por Conduo. ................................................................................................. 65
6.1.2. Perdas por Comutao ................................................................................................ 67
6.1.3. Perdas Totais nos Semicondutores do Estgio de Potncia de um Inversor
Monofsico .................................................................................................................................... 72
6.2. Dimensionamento Trmico Exemplo de Projeto ........................................................... 73
7. Introduo ao Estudo do Paralelismo de Inversores................................................................. 76
7.1. Problema da operao em paralelo de inversores.............................................................. 76
Simbologia
Smbolos Adotados nos Equacionamentos
Smbolo
vo()
Vop
io()
ICM
d
Vi
vce
VCEN
ICN
VCO
iC
Ei
tScon
TS
t
Pi
d/dt
PScon
M
tDcon
PDcon
VFO
VFN
IFN
ESon
tr
trN
IRR
IRR
trr
trrN
QrrN
fs
fr
pSon
PTSon
ESoff
tf
tfN
pSoff
PSoff
Significado
Valor instantneo da tenso na sada do inversor
ngulo da tenso de sada
Valor de pico da tenso de sada di inversor
Valor instantneo da corrente na sada do inversor
Valor de pico da corrente de sada do inversor
Razo cclica do sinal de comando dos interruptores
Tenso contnua na entrada do inversor
Queda de tenso entre coletor emissor do IGBT
Queda de tenso entre coletor emissor nominal na corrente nominal do IGBT
Corrente nominal de coletor do IGBT
Tenso threshold do IGBT
Valor instantneo de coletor do iGBT
variao
Energia mdia instantnea perdida na etapa de conduo do IGBT por
perodo de comutao
Tempo de conduo do IGBT por perodo de comutao
Perodo de comutao
Tempo
Potncia mdia instantnea perdida na etapa de conduo do IGBT por
perodo de comutao
Operador diferencial
Potncia mdia perdida por conduo do IGBT
ndice de modulao
Tempo de conduo do diodo por perodo de comutao
Potncia mdia perdida por conduo do diodo
Tenso threshold do diodo
Queda de tenso nominal no diodo na corrente nominal
Corrente nominal do diodo
Energia produzida na entrada em conduo do IGBT
Tempo de subida da corrente no IGBT
Tempo nominal de subida da corrente no IGBT (valor de catlogo)
Corrente de recuperao reversa do diodo
Corrente nominal de recuperao reversa do diodo (valor de catlogo)
Tempo de recuperao reversa do diodo
Tempo nominal de recuperao reversa do diodo (valor de catlogo)
Carga nominal de recuperao reversa do diodo (valor de catlogo)
Freqncia de comutao dos interruptores
Freqncia fundamental da tenso de sada do inversor
Potncia produzida na entrada em conduo do IGBT
Potncia mdia produzida na entrada em conduo do IGBT
Energia produzida no bloqueio do IGBT
Tempo de descida da corrente no IGBT
Tempo nominal de descida da corrente nominal no IGBT
Potncia produzida no bloqueio do IGBT
Potncia mdia produzida no bloqueio do IGBT
Unidade
V
rad/s
V
A
A
V
V
V
A
V
A
J
s
s
s
W
W
s
W
V
V
V
J
s
s
A
A
s
s
C
Hz
Hz
W
W
J
s
s
W
W
W
W
W
W
o
C
C
o
C
o
C
o
C
o
C
o
C
o
C/W
o
C/W
o
C/W
o
C/W
o
C/W
W
W
o
S1
a
Vi
Lf
S2
b
1:n
S3
Cf
S4
10
D1
S1
Vi
D3
S3
D2
S2
D4
S4
D1
S1
Vi
S3
D2
S2
D3
S4
D4
11
D1
S1
Vi
D3
S3
D2
S2
D4
S4
D1
S1
Vi
S3
D2
S2
D3
S4
D4
12
S1
t
S2
t
S3
S4
t
T1 T2
T3 T4
T5 T6
T7 T8
13
Ts*
t1
t2
Ts
Vopsen( rt)
iL(t)
q
IL
Ts*/2
vC(t)
Vc
Na Figura 2.8 mostrada a tenso no indutor VL na sada do inversor, na mesma figura tambm
apresentada, a ondulao de corrente devido comutao dos interruptores. Da figura percebe-se que a
operao do filtro o dobro da freqncia de comutao, isto , o perodo de operao do filtro Ts* de
sada ser a metade do perodo de comutao Ts.
Ts
(2.1)
2
Considerando a freqncia de comutao muito maior que a freqncia da tenso de sada, podeTs *
(2.2)
Logo, pode-se definir a razo cclica d(t)* para um perodo Ts* de operao do filtro, como
mostra a Eq.(2.3).
d (t )*
t1
Ts *
(2.3)
14
diLf (t )
n Vi Vop sen(r t )
(2.4)
dt
A ondulao de corrente para o semiciclo positivo da tenso de sada ser obtida atravs da
Lf
iLf (t )
n Vi Vop sen(r t )
(2.5)
t1
Lf
A partir da Eq.(2.3) obtm-se o valor do tempo em funo da razo cclica d(t)*, logo,
substituindo esta relao na Eq.(2.5), tem-se:
iLf (t )
n Vi Vop sen(r t )
(2.6)
Ts * d (t ) *
Lf
Seja a freqncia de comutao maior a freqncia da tenso de sada, a razo cclica d(t)* para
a freqncia de operao do filtro dada pela Eq. (2.7).
d (t )*
Vop sen(r t )
(2.7)
n Vi
Substituindo a Eq(2.7). na Eq(2.6)., obtm-se a Eq.(2.8), que relaciona a ondulao da corrente
com a tenso de sada.
TsVop
Vop sen 2 (r t )
sen
(
t
)
r
2 L f
n Vi
(2.8)
Vop
Vop sen 2 (r t )
(2.9)
sen(r t )
Ts n Vi n Vi
n Vi
2L f
ngulo da tenso de sada, para diferentes tenses de sada, considerando a tenso de entrada
constante.
15
Da Figura 2.9 percebe-se que a mxima ondulao de corrente se encontra em funo do ngulo
da tenso de sada. Logo, o ngulo para o mximo valor pode ser calculado a partir da derivada da
Eq.(2.9). Assim:
dPiLf (t )
cos(r t )
d r t
As solues da Eq. (2.10), so:
r t1
n Vi
2
n Vi
r t2 sen 1
2V
op
(2.10)
(2.11)
(2.12)
n Vi
(2.13)
2V
op
Logo, a mxima ondulao de corrente parametrizada dada pela seguinte expresso:
r t3 sen 1
n Vi
1
4 ;Vop 2
PI L
V
V
op 1 op ;Vop n Vi
n Vi n Vi
2
A ondulao de corrente em funo da indutncia mostrada na Eq.(2.15).
(2.14)
16
;Vop
n Vi
2
Vop
1
n Vi
n Vi
;Vop
2
(2.15)
n Vi
n Vi
8 f I ;Vop 2
s L
Lf
Vop 1 Vop ;V n Vi
2 f s I L n Vi op
2
(2.16)
da capacitncia.
I LTs *
(2.19)
8C f
A mxima ondulao de tenso no filtro capacitivo de sada pode ser calculada a partir da
VCf
17
128 f 2 L C ;Vop 2
s
f
f
VCf
Vop
V
n Vi
1 op ;Vop
2
16 f s L f C f n Vi
2
(2.20)
A partir da Eq.(2.20) pode-se obter a expresso que permita o clculo da capacitncia em funo
da mxima ondulao de tenso na alta freqncia. Assim:
n Vi
n Vi
128 f 2 L V ;Vop 2
s
f
Cf
Cf
Vop
V
n Vi
1 op ;Vop
2
16 f s L f VCf n Vi
2
(2.21)
Tenso CC de alimentao
400V
220Vef
Potencia de sada
10kW
20 kHz
Freqncia de sada
60Hz
30% Inominal
1% Vnominal
18
A Figura 2.12 mostra com detalhes a modulao SPWM 3 nveis, onde percebe-se as duas
portadoras triangulares defasadas de 180 graus, a comparao com a referencia senoidal e a gerao
dos pulsos dos interruptores S1, e S4. Nesse tipo de modulao os interruptores S2 e S3 so
comandados com sinais complementares aos comandos S4 e S1 respectivamente. Na Figura 2.13
apresentado o sinal da tenso de referncia e a tenso de sada do inversor (Vo). possvel concluir
que a tenso de sada est seguindo a tenso de referencia, em fase e amplitude, comprovando a
implementao da modulao SPWM.
19
Figura 2.12 Sinais da modulao SPWM 3 nveis e os pulsos de comando dos interruptores.
20
21
22
Figura 3.1 Circuito do inversor de tenso com o diagrama do circuito de controle da malha de tenso.
A razo cclica dos interruptores definida como a razo entre o tempo em que um determinado
interruptor conduz e o seu respectivo perodo de comutao [4]. Portanto tem-se como valor mnimo
zero e valor mximo 1.
Na modulao SPWM 3 nveis, a forma de onda da tenso nos terminais de entrada do filtro
(VAB), no semiciclo positivo da tenso de sada do filtro, apresenta o formato mostrado na Figura 3.2.
Atravs da forma de onda da tenso VAB possvel determinar a tenso mdia quase instantnea
VABmed expressa na equao (3.1).
23
Vi
VABmed
Ts-T
Ts
Figura 3.2 Tenso VAB na entrada do filtro durante o semiclico positivo da tenso Vo.
T
Vi
Ts
(3.1)
(3.2)
(3.3)
(3.4)
T Ts 1 2 d 2 (t)
Substituindo a equao (3.4) na equao (3.1) se obtm a equao (3.5), que a tenso VAB
mdia quase instantnea na entrada do filtro definida em funo do tempo de conduo dos
interruptores.
VABmed (t) 1 2 d 2 (t) Vi
(3.5)
A razo cclica aplicada aos interruptores do inversor (d1(t) e d2(t)) varia de acordo com uma
funo de modulao. No caso da SPWM de trs nveis, a funo de modulao de cada conjunto de
24
corre o contrrio. A partir de uma funo de modulao especfica como, por exemplo, uma senide
ou o sinal de sada de um compensador, pode-se variar a razo cclica dos interruptores de modo a se
obter uma tenso desejada na sua sada.
1
1 f m (t)
(3.6)
2
1
d 2 (t) 1 f m (t)
(3.7)
2
Substituindo a equao (3.7) em (3.5) tem-se a equao (3.8), que representa a relao entre a
d1 (t)
tenso mdia quase instantnea na entrada do filtro do inversor em relao funo de modulao. No
semiciclo negativo tem-se o mesmo resultado.
(3.8)
VABmed (t) f m (t) Vi
A equao (3.8) mostra que a tenso mdia instantnea Vab segue a funo de modulao
imposta com um ganho de Vi. Este resultado muito importante, pois pode-se representar o a tenso
de entrada do filtro do inversor pela funo de modulao do circuito multiplicado pelo ganho da
tenso de entrada do inversor (Vi). Esta representao muito til para este e outros estudos sobre
inversores de freqncia.
A modulao SPWM dois nvel apresenta o mesmo resultados obtido na equao (3.8).
Aplicando a transformada de Laplace na equao (3.8) e considerando a tenso de entrada Vi
constante determina-se a funo de transferncia entre a tenso de entrada do filtro e a funo de
modulao, definida na equao (3.9).
VABmed (s)
(3.9)
Vi
f m (s)
Baseado na equao (3.8) possvel definir um circuito equivalente do inversor mostrado na
Figura 3.3. A funo de transferncia da sada do inversor em funo da funo de modulao obtida
pelo equacionamento do circuito equivalente. No circuito rLf representa a resistncia do indutor de
25
di Lf (t)
(3.10)
(3.11)
dVo (t)
(3.12)
dt
A resistncia srie equivalente do capacitor foi desprezada no modelo tendo em vista que so
i Cf (t) Cf
utilizados capacitores de polipropileno que se caracterizam por possuir uma resistncia srie
equivalente muito baixa.
Aplicando-se a transformada de Laplace nas equaes (3.10), (3.11) e (3.12) e manipulando-as,
determina-se a funo de transferncia entre a tenso de sada Vo e a funo de modulao,
representada pela equao (3.13).
Vo (t)
f m (t)
Vi
(3.13)
Lf
rf
s L f Cf s
rf 1
Ro
Ro
No sistema de controle proposto a tenso proveniente do controlador inserida no modulador,
2
que responsvel por transformar a funo de modulao nos pulsos adequados de comando para os
interruptores.. A portadora utilizada no modulador do tipo triangular com amplitude fixa e opera na
freqncia de comutao dos interruptores. Conforme [6], o comportamento da tenso de sada do
modulador definido pela equao (3.14), onde Vp representa a tenso de pico da onda triangular
(portadora) e Vc(t) a tenso proveniente do compensador.
26
Vc (s)
Vp
(3.14)
Vc (t) Vp
Vi
(3.15)
Lf
rf
s L f Cf s
rf 1
R
o
Ro
A pior situao para o sistema de controle quando o inversor est operando a vazio, ou seja,
2
considerando Ro infinito, por isso o compensador deve ser ajustado nessa condio. Fazendo Ro
infinito (inversor operando a vazio) e considerando rf muito pequeno, pode-se reescrever as equao
(3.15) como:
Vo (t) 1
Vi
2
Vc (t) Vp s Lf Cf 1
(3.16)
27
2
Vc (t) Vp s Lf Cf 1
fo
(3.17)
1
2 L f Cf
100
(3.18)
fo
fc
[ dB ]
50
GdBi
0
50
100
10
100
1 10
1 10
1 10
1 10
fi
[ Hz ]
Figura 3.5 Mdulo do diagrama de Bode da planta da malha de tenso.
28
C v (s) k v
pv
40
Lf Cf
(3.19)
(3.20)
(3.21)
29
[ dB ]
50
HdBi
0
10
100
1 10
1 10
1 10
fi
[ Hz ]
Figura 3.6 - Mdulo do diagrama de Bode do compensador PID da malha de tenso.
fc
fVA B
[ dB ]
50
GH dBi
0
50
10
100
1 10
1 10
1 10
fi
[ Hz ]
Figura 3.7 Mdulo do diagrama de Bode da funo de transferncia de lao aberto da malha de tenso.
30
Rip
Cf
Riz
-
Vo
Rfz
Vc
Vref
+
Rref
1 R iz Ci s 1 R fz Cf s
Vc (s)
C v (s)
Vomedido (s)
R ip R iz
Cf s R ip R iz 1 Ci s
R iz R ip
1
2 R iz f zv
A1
R ip R iz
A 2 A1
Sendo A2 o ganho em alta freqncia do compensador definido como:
Ci
A2 10
H2
20
(3.22)
(3.23)
(3.24)
(3.25)
e H2:
f
(3.26)
H 2 A 20 log pv
fc
O ganho A o valor de ganho que o compensador ir adicionar ao sistema na freqncia de
corte, ou seja, o ganho da planta na freqncia de corte multiplicado por (-1).
A1 o ganho definido pela relao:
H1
A1 10 20
(3.27)
e H1:
f pv
H1 H 2 20 log
fo
Por fim, Cfz definido pela relao da equao (3.29):
(3.28)
R iz
(3.29)
R fz
Seguindo esses procedimentos possvel projetar o compensador de tenso para a malha de
Cfz Ci
controle de Vo de um inversor de freqncia. Essa uma metodologia clssica, que apresenta bons
resultados para cargas resistivas, capacitivas e indutivas.
31
Tenso CC de alimentao
400V
220Vef
Potencia de sada
10kW
20 kHz
Freqncia de sada
60Hz
30% Inominal
1% Vnominal
3,175 kHz
3,175 kHz
0 Hz
79,4 kHz
25*fc
freqncia de cruzamento
Ganho do compensador
3,24
32
33
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Tenso [V]
3
1.5
0
1.5
3
4.5
6
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
34
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Tenso [V]
3
1.5
0
1.5
3
4.5
6
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
35
Sinais do modulador
Tenso [V]
4
2
0
2
4
6
8
0.006
Tempo [s]
36
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Na Figura 3.16 pode ser observada a forma de onda na sada do compensador da malha de
tenso, verifica-se uma perturbao do sinal quando da ocorrncia do degrau na carga.
Tenso [V]
7.75
5.63
3.5
1.38
0.75
2.88
5
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.16 Tenso na sada do compensador Vc com degrau de carga: 50% 100%.
37
20
Vo
Vc
Tenso [V]
300
17.5
200
15
100
12.5
10
100
7.5
200
300
2.5
400
0.019
0.0195
0.02
0.0205
0.021
0.0215
0.022
0.0225
0
0.023
Tempo [s]
Figura 3.17 Detalhe das tenses Vo e Vc mediante o degrau de carga: 50% 100%.
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
38
Tenso [V]
1.5
0
1.5
3
4.5
6
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.19 Tenso na sada do compensador Vc com degrau de carga: 100% 50%.
400
Vo
Vc
Tenso [V]
350
8.13
300
6.25
250
4.38
200
2.5
150
0.63
100
1.25
50
3.13
0
0.019
0.0195
0.02
0.0205
0.021
0.0215
0.022
0.0225
5
0.023
Tempo [s]
Nas Figura 3.21 e Figura 3.22 pode-se observar o comportamento da tenso na sada do
inversor e do compensador quando se conecta ao inversor uma carga no-linear, aqui representada por
39
Tenso [V]
200
100
0
100
200
300
400
0.0166
0.0208
0.025
0.0291
0.0333
0.0375
0.0417
0.0458
0.05
Tempo [s]
Tenso [V]
6
3
0
3
6
9
12
0.0166
0.0208
0.025
0.0291
0.0333
0.0375
0.0417
0.0458
0.05
Tempo [s]
40
41
Figura 4.1 Sinais do modulador por largura de pulso e sinais de comando com derivada adequada e no adequada [3].
Como pode ser observado na Figura 4.1 para evitar os problemas no modulador a mxima
derivada da tenso de controle deve ser menor que a derivada da onda triangular. Como a derivada do
sinal de controle uma conseqncia da derivada da variao da tenso de sada, pretende-se
determinar a mxima derivada aceitvel nesse sinal, com o objetivo de evitar mltiplos pulsos.
Para se estimar o valor da derivada mxima da tenso de entrada do modulador sero feitas
algumas simplificaes. Inicialmente, pode-se supor que a forma de onda da ondulao de tenso em
alta freqncia na sada do inversor uma senide conforme a equao (4.1). Est considerando-se
42
(4.2)
32 fs2 L f Cf Vi
Substituindo a equao (4.2) em (4.1), tem-se:
sen(2 s t )
(4.3)
64 f s2 Lf Cf Vi
O instante em que houver a mxima variao na tenso de Cf coincide com o instante da mxima
VCf (t)
derivada do sinal de controle. Isso pode ser comprovado analisando os grficos das Figura 4.2 e Figura
4.3, que representam o comportamento da variao da tenso Cf e a derivada da variao da tenso Cf
em um semiciclo da tenso de sada do inversor. visvel que ambos os sinais possuem os pontos de
maiores variaes nos mesmos instantes (ngulos). Estes grficos foram traados com os parmetros
do projeto exemplo da planilha em anexo.
2
VCf ( t ) 0
0.005
0.01
0.015
43
d
dt
4 10
2 10
VCf ( t )
2 10
4 10
0.005
0.01
0.015
Figura 4.3 Comportamento da derivada da variao da tenso de Cf em um semiciclo da tenso de sada do inversor.
2
s
2
s
do capacitor Cf, isso permite usar a equao (4.5). A variao do sinal de controle definida pela
equao (4.6). O transdutor de tenso comporta-se apenas como ganho (ATv) para toda a faixa de
freqncia. O compensador CV(s) contribui com o ganho kCv e uma fase Cv na freqncia de
ondulao do sinal de controle. O ganho e a fase do compensador so definidos nas equaes (4.7) e
(4.8).
VCmax (t)
Vi
A Tv k Cv sen(2 s t Cv )
128 f L f Cf
2
s
k Cv C V (s) s 2 j
(4.6)
(4.7)
44
(4.8)
A partir da equao (4.6) possvel calcular a derivada da mxima variao do sinal de controle,
definido na equao (4.9).
Vi
d
(4.9)
VC max (t)
A Tv k Cv cos(2 s t Cv )
dt
32 f s Lf Cf
A mxima derivada da mxima variao do sinal de controle, definida na equao (4.10),
ocorrer no instante que o cos(2 s t Cv ) for igual a um.
d
Vi
(4.10)
VC max (t)
A Tv k Cv
dt
32 f s Lf Cf
Para no haver possibilidade de haver pulsos mltiplos a derivada do sinal de controle deve ser
menor que a derivada do sinal modulador, que nesse caso uma onda triangular. A derivada da onda
triangular definida na equao (4.11).
4 Vp
d
(4.11)
Vtri
4 Vp f s
dt
Ts
A condio da equao (4.12) deve ser atendida para no haver possibilidade de pulsos mltiplos
no inversor:
Vi
(4.12)
A Tv k Cv 4 Vp f s
32 f s Lf Cf
Como pode ser observada na equao (4.10), a derivada mxima na entrada do modulador
depende dos parmetros do filtro e do compensador. Quando houver a necessidade de diminuir a
derivada na entrada do modulador pode-se alterar uma srie de variveis. Normalmente o ajuste feito
no capacitor do filtro de sada, e quanto maior o valor da capacitncia menor a ondulao de tenso, ou
aumentando a atenuao do compensador na freqncia de ondulao. A mudana no valor do
capacitor altera a funo de transferncia da planta e, conseqentemente, tambm a funo de
transferncia do controlador. A mudana no ganho do compensador diminui a freqncia de corte,
consequentemente a banda passante do sistema compensador e isso podem provocar outros
inconvenientes. A soluo deste problema pode ser feita por meio de iteraes, alterando parmetros
da planta e/ou do controlador em busca de bons resultados.
Na planilha em anexo so desenvolvidos dois grficos em funo dos parmetros da planta e do
compensador que mostram o quo distante a derivada mxima do sinal de controle est do limiar de
45
7.53 10
DVc( Cf2 fc fs )
5
5.05 10
DVtri
2.58 10
1 10
7
1 10
1 10
1 10
1 10
Cf2
Figura 4.4 Derivada do sinal de controle e derivada do sinal modulador em funo da variao de Cf.
46
7.53 10
fc
DVc( Cf fc2 fs )
5
5.05 10
DVtri
2.58 10
1 10
3
1 10
1 10
1 10
fc2
Figura 4.5 Derivada do sinal de controle e derivada do sinal modulador em funo da freqncia de cruzamento do
compensador.
47
Figura 4.6 Sinal de controle Vc, sinal triangular Vtr1 e sinal de comando do interruptor S1.
Figura 4.7 Sinal de controle Vc, sinal triangular Vtr1 e sinal de comando do interruptor S1 para um caso com mltiplos
pulsos do sinal de controle.
48
49
O projeto de inversores para alimentar cargas no-lineares deve prever a menor distoro
harmnica possvel na tenso de sada deste, ou limit-la a valores aceitveis comercialmente.
A varivel mais significativa na introduo de distoro harmnica na tenso a derivada da
corrente de carga, pois exigir respostas rpidas tanto do compensador de tenso como da planta.
imperativo portanto conhecer estas derivadas: da corrente de carga, da planta e do compensador.
Para limitar os valores de derivada da corrente de carga e com isso possibilitar menor distoro
harmnica da tenso de sada, introduzido um indutor entre a sada do inversor e a carga no-linear.
Para determinar o valor desta indutncia parte-se de grandezas que podem ser determinadas a
partir de especificaes do projeto, como o fator de crista da corrente e a corrente eficaz na sada do
inversor.
50
Lo
(5.1)
Onde;
Vcc
V
op
1 sin 1
(5.2)
2 1
(5.3)
Lo
(5.4)
A partir da potncia aparente que fornecida pelo inversor especificao de projeto pode-se
determinar a corrente eficaz de carga, para isso necessrio conhecer a tenso eficaz na sada do
inversor. A equao (5.5) mostra como determinar o valor da corrente eficaz na sada do inversor.
S ret
Vef op
Seja o fator de crista definido pela expresso:
Ief Lo
fc
IpLo
Ief LO
(5.5)
(5.6)
fc Ief Lo
Lo
(5.7)
51
fc Ief Lo
(5.8)
diLf
(5.9)
dt
Lf
Avaliando a mxima derivada de corrente solicitada pela carga no-linear na subida da corrente
de carga, obtm-se expresso (5.10).
dt
Lo
(5.10)
De maneira anloga o comportamento da corrente no indutor do filtro de sada -Lf deve ser
avaliado tambm na descida da corrente de carga. A equao (5.11) apresenta a capacidade que o
inversor possui em fornecer derivada de corrente de carga.
diLf
(5.11)
dt
Lf
Avaliando tambm a mxima derivada de corrente solicitada pela carga no-linear na descida da
corrente de carga, obtm-se expresso (5.12).
dt
Lo
importante salientar que a capacidade de fornecer derivada na derivada na subida da corrente
de carga diferente da capacidade de fornecer derivada na descida da corrente de carga, como
demonstram as expresses (5.9) e (5.11). O mesmo raciocnio pode ser estendido s derivadas da
corrente da carga no-linear, conforme as equaes (5.10) e (5.12).
O comportamento da tenso na sada do inversor, da corrente de carga, da derivada mxima de
corrente que o inversor pode fornecer e da derivada da corrente de carga mostrado na Figura 5.3. As
curvas foram traadas com as equaes deduzidas acima.
52
A partir da anlise da Figura 5.3 possvel verificar que a mxima derivada na subida da
corrente de carga ocorre em
r tmx
(5.13)
2
Substituindo a expresso (5.13) nas equaes (5.9) e (5.10), obtm-se as expresses (5.14) e
(5.15), que indicam o ngulo em que a capacidade de fornecer a derivada de corrente na sada do
inversor deve ser comparada com a derivada da corrente de carga.
diLf
dt
mx
nVi Vop
Lf
(5.14)
53
compensador de tenso deve-se obedecer a condio estabelecida na equao (5.16). Esta restrio se
aplica para a subida da corrente de carga.
di
diLo
mx Lf mx
dt
dt
(5.16)
L f nVi Vop
(5.17)
54
55
Amplitude
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
4 10
Frequncia
4.5 10
5 10
56
57
Na seqncia apresentada na Figura 5.10 a potncia absorvida pela carga do inversor e seu
fator de potncia.
58
Amplitude
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
4 10
4.5 10
5 10
Frequncia
59
5 10
diLom( )
1 10
diLf ( )
diLfa( )
1.5 10
2 10
2.5 10
3 10
0.5
1.5
2.5
3.5
A Figura 5.13 mostra a tenso na sada do inversor e a corrente absorvida pela carga. Com a
reduo do valor do indutor Lo de 75H para 35 H possvel perceber pequeno aumento na
distoro harmnica da tenso de sada. Esta distoro no guarda relao com a derivada da corrente
de carga, mas est relacionada ao aumento da derivada quando a corrente de carga se anula. Este fato
pode ser verificado tambm a partir da anlise do comportamento do sinal de controle Vc que no
possui distoro nos pontos de derivada mxima de subida e de descida da corrente de carga e sim na
extino da corrente de carga.
60
A Figura 5.14 mostra o contedo harmnico presente na tenso de sada do inversor quando este
alimenta um retificador em ponte. Pode ser observado um ligeiro aumento da distoro harmnica
Amplitude
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
4 10
4.5 10
5 10
Frequncia
61
1 10
5 10
0
5
diLom( )
diLf ( )
5 10
1 10
diLfa( )
6
1.5 10
2 10
2.5 10
3 10
0.5
1.5
2.5
3.5
62
A Figura 5.18 apresenta a tenso de controle e a tenso na entrada do filtro do inversor (tenso
Vab). possvel verificar a saturao do sinal de controle nos pontos de mxima derivada da corrente
de carga A mxima derivada da corrente de carga coincide com o pico da tenso senoidal na sada do
63
64
Amplitude
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
Frequncia
4 10
4.5 10
5 10
65
6. Estudo de Perdas
Para tornar um projeto factvel necessrio que todos os componentes sejam adequadamente
dimensionados, e no caso dos semicondutores do estgio de potncia deve-se dimensionar tambm o
dissipador de calor.
Nesta seo ser realizado o estudo das perdas nos semicondutores do estgio de potncia para
que seja possvel determinar a potncia perdida na conduo e nas comutaes dos interruptores
durante a operao do inversor. Estes clculos so fundamentais para o correto dimensionamento do(s)
dissipador(es) de calor.
(6.2)
66
Vop
sin
(6.3)
Vi
A queda de tenso no IGBT determinada em funo da corrente do coletor [8] e [9].
VCEN VCO
iC VCO
(6.4)
I CN
A energia mdia instantnea por perodo de comutao pode ser calculada atravs da seguinte
vce
expresso:
(6.5)
Ei vce iC tScon
Onde tScon o tempo de conduo do interruptor em um perodo de comutao.
t Scon 1 d
Ts
2
Substituindo a expresso (6.6) em (6.5), obtm-se:
(6.6)
Ei vce iC 1 d
Ts
(6.7)
2
Para uma freqncia de comutao muito maior que a freqncia da rede (fs>>fr), tem-se:
Ei
1
vce iC 1 d
t
2
(6.8)
t Ts
(6.9)
Onde:
Logo a potncia instantnea ser:
dEi Ei
(6.10)
t
dt
A potncia mdia perdida no interruptor por conduo em cada ciclo da rede ser:
Pi
PScon
1
2
vce iC
1 d d
2
(6.11)
Substituindo:
PScon
1
4
VCEN VCO
Vop
I CN
Vi
Resolvendo:
1 M VCEN VCO
1 M
VCO I CM
PScon
I CM 2
I CN
8 3
2 8
Onde M o ndice de modulao definido pela equao:
(6.13)
67
Vop
(6.14)
Vi
(6.15)
t Dcon 1 d
(6.16)
Ou;
Ts
2
Logo a potncia mdia num perodo da rede ser:
PDcon
1
2
vce iC
1 d d
2
(6.17)
Resolvendo:
1 M VFN VFO
1 M
PDcon
I CM 2
VFO I CM
8 3 I FN
2 8
importante frisar que IFN igual ICN.
(6.18)
68
Aproximao:
69
ESon Vi iC t dt
(6.19)
t0
(6.20)
ESon Vi iC t dt iC t dt
t
t
1
0
Segundo a Figura 6.2 , a integral da corrente representa a rea descrita pela curva:
ESon Vi A B C
(6.21)
iC tr
2
(6.22)
tr
trN
iC
I CN
(6.23)
iC trN
iC
2 I CN
(6.24)
Onde:
Assim:
A
Resolvendo para rea B:
I rr ta
2
Segundo[8], pode-se utilizar a seguinte aproximao:
(6.25)
ta trr
Conforme [8], trr pode ser descrito pela equao (6.27):
(6.26)
(6.27)
Logo:
iC
I rr
0.8 0.2
trrN
2
I CN
Em [8] define-se a corrente Irr como sendo:
B
(6.28)
70
i
I rr 0.7 0.3 C
I rrN
I CN
i
iC
1
B 0.7 0.3 C
0.8 0.2
trrN I rrN
2
I CN
I CN
2
iC
iC
B 0.28 0.19
0.03
trrN I rrN
I CN
I CN
(6.29)
(6.30)
(6.31)
(6.32)
Pode-se escrever:
i
C iC 0.8 0.2 C
trrN
I CN
iC
iC
C
rN
0.03
iC 0.28 0.19
Q
rrN
I CN
I
2 I CN
CN
ESon Vi
iC
iC 0.8 0.2
trrN
I CN
Considerando fs>>fr.
dESon ESon
dt
Ts
A potncia instantnea pode ser descrita pela expresso (6.36):
(6.33)
(6.34)
(6.35)
dESon
(6.36)
dt
A potncia mdia pode ser obtida integrando-se a potncia instantnea em um semiciclo da
pSon
(6.37)
71
iC
iC
C
rN
0.03
iC 0.28 0.19
Q
rrN
I CN
1 Vi 2 I CN
I CN
PSTon
d (6.38)
2 Ts 0
iC
iC 0.8 0.2
trrN
I CN
Resolvendo (6.38):
PSTon
I CM
I CM
trrN
1 Vi trN
2
2
1.6
0.1
I CM QrrN 0.28 0.38
I
t
0.015
CM rrN
CM
2 Ts 4 I CN
I CN
I CN
I CN
(6.39)
2 1 i
tf C
t fN
3 3 I CN
Fazendo a substituio da expresso (6.41) em (6.40) chega-se em (6.42).
ESoff
Vi iC 2 1 iC
t fN
2 3 3 I CN
(6.40)
(6.41)
(6.42)
Considerando fs>>fr:
Vi iC 2 1 iC
t fN
2Ts 3 3 I CN
dt
A potncia instantnea definida como:
dESoff
pSoff
dESoff
dt
Calculando a potncia mdia a partir da potncia instantnea:
(6.43)
(6.44)
1 Vi iC 2 1 iC
(6.45)
t fN
2 0 2Ts 3 3 I CN
Resolvendo a expresso anterior obtm-se potncia perdida no bloqueio do IGBT:
PSoff
PSoff
Vi f s
12
I CM 2 t fN
4 I CM
2 I CN
(6.46)
72
I CM
I CM
1 Vi
QrrN 0.28 0.38
0.015
2 Ts
I CN
I CN
(6.47)
(6.49)
73
Rcd1
Tc1
RjcDIODO1
Tj3
PTdiodo
2PTdiodo+2PTigbt
RjcDIODO2
Tj4
PTdiodo
Rda
Td
RjcIGBT3
Tamb
Tj5
PTigbt
4PTdiodo+4PTigbt
RjcIGBT4
Tj6
Rcd2
PTigbt
Tc2
RjcDIODO3
Tj7
PTdiodo
2PTdiodo+2PTigbt
RjcDIODO4
Tj8
PTdiodo
74
(6.50)
(6.51)
Adota-se a maior temperatura de cpsula entre o IGBT e o diodo como a temperatura de cpsula
do mdulo.
(6.52)
Tc Tcigbt
A partir da temperatura de cpsula do mdulo possvel definir a temperatura do dissipador.
Td Tc R cd 2 PTigbt 2 PTdiodo
(6.53)
Td Ta
4 PTigbt 4 PTdiodo
(6.54)
(6.55)
Com a equao (6.54) ou equao (6.55) possvel definir o dissipador necessrio para o
inversor.
Ao escolher o dissipador, deve-se conferir como sero os valores das temperaturas no dissipador,
na cpsula e na juno. As equaes (6.56), (6.57), (6.58) e (6.59) calculam essas temperaturas
utilizando a resistncia trmica do dissipador escolhido:
Td Ta R da 4 PTigbt 4 PTdiodo
(6.56)
Tc Td R cd 2 PTigbt 2 PTdiodo
(6.57)
(6.58)
(6.59)
75
RcdIGBT1
RjcIGBT1
Tc1
Tj1
P1
RjcIGBT2
Tj2
RcdIGBT2
Tc2
P2
RjcIGBT3
RcdIGBT3
Tc3
Tj3
P3
RcdIGBT4
RjcIGBT4
Tc4
Tj4
Rda
P4
RjcDIODO1
Tj5
Td
Tc5
Tamb
RcdDIODO1
4P+4PD
PD1
RjcDIODO2
RcdDIODO2
Tc6
Tj6
PD2
RjcDIODO3
RcdDIODO3
Tc7
Tj7
PD3
RjcDIODO4
RcdDIODO4
Tc8
Tj8
PD4
RjcIGBT1
Tj1
PTigbt
RjcIGBT2
Tj2
PTigbt
RjcDIODO1
Tj3
PTdiodo
RjcDIODO2
Tj4
PTdiodo
Rcd
Rda
Td
Ta
RjcIGBT3
Tj5
4PTdiodo+4PTigbt
PTigbt
RjcIGBT4
Tj6
PTigbt
RjcDIODO3
Tj7
PTdiodo
RjcDIODO4
Tj8
PTdiodo
76
77
Figura 7.1 - Simulao de dois inversores operando em paralelo com variaes de 7% na tenso de alimentao CC.
Figura 7.2 Simulao de dois inversores operando em paralelo com variaes de 10% na indutncia do filtro LC de sada.
78
V1 V0 sen(10 )
X L1
(7.1)
V02 V1 V0 cos(10 )
(7.2)
Q10
X L1
O circuito da Figura 7.4 mostra dois inversores ligados em paralelo alimentando uma carga.
Para o estudo da potncia fornecida por cada inversor possvel simplificar os inversores da Figura
7.4 por duas fontes de tenso, como apresentado na Figura 7.5. A pior situao para o paralelismo de
inversores a sua operao a vazio (sem carga), como exemplificado na Figura 7.6. Fazendo a anlise
do fluxo de potncia do circuito da Figura 7.6 encontram-se as equaes (7.3) e (7.4). Essas equaes
demonstram que pode haver fluxo de potncia entre os inversores, que a potncia ativa depende da
diferena das amplitudes e do seno do ngulo entre as tenses V1 e V2 e que a potncia reativa
depende da diferena das amplitudes e do cosseno do ngulo entre as tenses. Para um ngulo teta
muito pequeno (muito prximo de zero), o fluxo de potncia ativa entre os inversores
aproximadamente zero e o fluxo de potncia reativa depende apenas das amplitudes das tenses V1 e
V2. A situao ideal a que no haja fluxo de potncia entre os inversores, consequentemente,
havendo equilbrio de potncias processadas por cada inversor. Para o caso da Figura 7.5, so
encontradas as equaes de fluxo entre cada inversor e a carga e entre os inversores, representadas nas
equaes (7.5), (7.6), (7.7) e (7.8) , alem das equaes (7.3) e (7.4). As anlises dos circuitos das
Figura 7.3, Figura 7.4, Figura 7.5 e Figura 7.6 so apresentadas Anexo A.
P12
V1 V2 sen(12 )
X L1 X L2
(7.3)
Q12
V12 V2 V1 cos(12 )
X L1 X L2
(7.4)
79
V1 V0 sen(10 )
X L1
(7.5)
Q10
(7.6)
P20
V2 V0 sen(20 )
X L2
V02 V1 V0 cos(10 )
X L1
(7.7)
Q 20
V02 V2 V0 cos(20 )
X L2
(7.8)
No caso dos inversores em paralelo a tenso V0 (tenso da carga) imposta pelo controle, sendo
as variveis livres para a ao de controle V1 e V2. Ao na amplitude e fase dessas variveis pode
provocar desequilbrio de potncia entre os inversores. Por isso, tcnicas que utilizam o
monitoramento de potncia ativa e reativa indicam ser as mais apropriadas para esta aplicao.
Inversor
1
Vi1
L1
L2
IL1
IL2
Z V0(t)
Inversor
2
Vi2
80
Control, Master-Slave Control, Circular Chain Control, Distributed Logic Control dentre outros. O
conceito bsico dos principais mtodos ser abordado a seguir.
7.4.1. Central Limit Control
Este mtodo baseia-se em um controle central que, a partir dos requisitos de carga, determina a
potncia ou corrente a ser fornecida por cada unidade do sistema. O controle central recebe as
informaes das correntes de cada unidade e corrente de total de carga (ou calculada), definindo o
desvio de corrente de cada inversor [12].
A unidade central de controle dos sistemas que determinam a corrente de carga de cada unidade,
envia o desvio de corrente e o sinal de sincronismo para cada inversor. Com essas duas informaes o
controle de cada unidade atua no controle da malha de tenso de sada do inversor. Nessa configurao
a tenso de sada todos os inversores estar em fase e o desvio de corrente compensado atuando na
amplitude da tenso. O controle central de sistemas que determinam a potncia de cada inversor envia
para os controles das unidades individuais o desvio de potncia ativa, desvio de potncia reativa e o
sinal de sincronismo. Essa estratgia permite que o controle de cada inversor atue sobre o ngulo e a
amplitude de sua tenso de sada. Em ambos os casos o controle central responsvel pelo
sincronismo dos inversores. Tambm existem outras configuraes para a tcnica Central Limit
Control.
Nessa estratgia de controle as unidades so idnticas e a unidade central pode colocar ou retirar
uma unidade do sistema conforme a necessidade [11].
As unidades recebem simultaneamente as aes de controle decorrentes das perturbaes de
carga. Assim, tem-se uma dinmica superior ao esquema Mestre-Escravo [14]. O aspecto negativo
deste mtodo a centralizao do controle. Na Figura 7.7 apresentada um exemplo do Central Limit
Control.
81
L1
IL1
Vi1
Inversor
1
C1
1 / V 1
IL0
Z
L2
V0
IL2
Unidade Central
de Controle
V0
Vi2
1 / V 1
IL1
2 / V2
IL2
Inversor
2
C2
2 / V 2
n / Vn
ILn
Ln
ILn
Vin
Inversor
n
Cn
n / V n
82
L1
Barramento
de dados
C1
Vi1
Master
Master
Vref M Iref
IL1
Inversor 1
IL0
L2
V0
IL2
Inversor 2
Vi2
C2
Slave
Vref M Iref IL2
Ln
ILn
Inversor n
Vin
Slave
Cn
83
L1
IL1
Vi1
Inversor 1
Iref1
C1
Iref2 IL1
IL0
Z
L2
V0
IL2
Vi2
Inversor 2
Iref2
C2
Iref3 IL2
Ln
ILn
Vin
Inversor n
Irefn
Iref1
Cn
ILn
84
Frequency and Voltage Droop. Em sistemas tpicos de energia eltrica, em que grandes distncias
entre os geradores tornam o fluxo de informao impraticvel, tcnicas de controle de potncia ativa e
reativa garantem a operao e distribuio das cargas no sistema. No caso de inversores utiliza-se o
mesmo princpio, onde cada inversor possui a capacidade de calcular a sua potncia ativa e reativa
processada. Com essas informaes o sistema de controle atua no ngulo e na fase da tenso de sada
do inversor permitindo o controle da potncia processada.
A operao estvel de um sistema com vrios geradores fornecendo potncia a mesma carga
precisa de um controle da potncia ativa e reativa. As potncias ativa e reativa fluindo em um sistema
de tenso alternada podem ser estudada de maneiras desacoplada entre si para uma melhor
compreenso. Na Figura 7.5 apresentado um esquema simplificado da conexo de dois geradores
85
0 k p P
(7.9)
V V0 k q Q
(7.10)
86
87
88
Barramento de dados
Vref Q1 Q2 Qmed
V0(t)
L1
IL1
Gerador
Vref
Vref
Q1
Q2
Clculo
de Qmed
Qn
Qmed
Vi1
IL1
Compensador
de V
Vref
C1
Inversor 1
Modulador e
Gate Drive
CV
V0
TV
IL0
Compensador
de Q
Qmed
CQ
Q1
IL1
Clculo Q
V0
L2
IL2
Vi2
IL2
Compensador
de V
Vref
C2
Inversor 2
Modulador e
Gate Drive
CV
TV
V0
V
Compensador
de Q
Qmed
CQ
Q2
IL2
Clculo Q
V0
Inversor n
V0
89
90
Barramento de dados
Vref
L1
Z1
V0(t)
IL1
Vref
Vi1
Gerador
Vref
Vref1
Vref
V
C1
Inversor 1
IL1
Compensador
de V
Vref
V01
Modulador e
Gate Drive
CV
IL0
Z
V01
TV
V0
kQ
Q1
IL1
Clculo Q
Compensador
de Q
V01
L2
V02
Z2
IL2
Vi2
IL2
Compensador
de V
Vref2
Vref
Vref
C2
Inversor 2
Modulador e
Gate Drive
CV
TV
V02
kQ
Q2
IL2
Clculo Q
V02
Inversor n
91
Barramento de dados
Vref
V0(t)
L1
IL1
Vi1
Vref
C1
Inversor 1
Gerador Vref
(rede eltrica
ou PLL)
IL1
Compensador
de V
Vref
Modulador e
Gate Drive
CV
V0
TV
IL0
Compensador
de Q
V0
kQ
Q1
IL1
Clculo Q
V0
L2
IL2
Vi2
IL2
Compensador
de V
Vref
C2
Inversor 2
Modulador e
Gate Drive
CV
TV
V0
V
Compensador
de Q
kQ
Q2
IL2
Clculo Q
V0
Inversor n
As trs tcnicas apresentadas foram estudadas amplamente e apresentaram bons resultados. Nos
prximos captulos sero mostrados resultados de simulao e a metodologia usada para calcular a
potncia reativa.
92
93
400 Vcc
Vout
311 Vp
Lf
500 H
Cf
60 F
10 kVA
Figura 7.18 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 sem controle de potncia reativa.
94
Figura 7.19 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) sem controle de potncia reativa.
95
Figura 7.20 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 com a primeira estratgia de controle da potncia reativa.
Figura 7.21 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) com a primeira estratgia de controle de potncia
reativa.
96
Figura 7.22 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 com a segunda estratgia de controle da potncia reativa.
97
Figura 7.23 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) com a segunda estratgia de controle de potncia
reativa.
98
. .
Figura 7.24 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 com a terceira estratgia de controle da potncia reativa.
Figura 7.25 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) com a segunda estratgia de controle de potncia
reativa.
99
7.8. Implementao do Clculo das Potncias Reativa e da Potncia Ativa dos Inversores
As principais tcnicas de controle do paralelismo de inversores atualmente estudadas usam
estratgias de controle de potncia ativa e reativa. Um dos grandes desafios deste tipo de tcnicas a
implementao do clculo da potncia ativa e reativa de cada inversor. A seguir apresentado uma
metodologia prpria para este objetivo, em que possvel implement-la com circuitos analgico ou
digital
O modelo simplificado do inversor apresentado na Figura 7.26. As equaes (7.11) e (7.12)
definem a tenso e a corrente fornecida pelo inversor a carga. V1p a tenso de pico, I1p a corrente de
pico, I1d a corrente de eixo direto e I1q a corrente de eixo em quadratura. Adotou-se a tenso do
inversor v1(t) com referncia. A Figura 7.27 mostra o diagrama fasorial da tenso v1(t) e i1(t).
I1d
V1p
I1q
I1p
(7.11)
(7.12)
(7.13)
1
1
1
p(t) V1p I1p cos( ) V1p I1p cos( ) cos(2 t) V1p I1p sen( ) sen(2 t) (7.14)
2
2
2
100
1
V1p I1p cos( )
2
(7.15)
1
(7.16)
Posc V1p I1p cos( ) cos(2 t)
2
1
(7.17)
Qosc V1p I1p sen( ) sen(2 t)
2
O objetivo obter o valor de potncia ativa e reativa processada pelo inversor, por isso
necessita-se encontrar uma maneira de calcular Pm e o mdulo de Qosc.
A implementao do clculo da potncia ativa mdia pode ser feito multiplicando v1(t) e i1(t) e
aplicando o resultado num filtro passa-baixa para cortar a parcela oscilante da equao (7.14). De
maneira simplificada, a implementao mostrada no diagrama de blocos da Figura 7.28.
(7.18)
1
V1p I1d
(7.19)
2
Multiplicando a equao (7.19) por sen(t) e manipulando a equao (7.20), tem-se o valor
Pm
instantneo da corrente de eixo direto, representada na equao (7.21) e exemplificado na Figura 7.29.
1
V1p I1d sen( t)
2
2 Pm
i1d (t)
sen( t)
V1p
sen( t) Pm
(7.20)
(7.21)
101
Pm
v1(t)
2
V1p2
I1d(t)
2sen(t)
V1p
Com o valor instantneo da corrente de eixo direto possvel calcular a corrente instantneo de
eixo em quadratura, definida na equao (7.22). A Figura 7.30 mostra o diagrama de blocos para a
implementao do clculo de i1q(t) a partir de i1d(t).
(7.22)
A potncia reativa instantnea definida pela equao (7.23), em que Q(t) igual a Qosc
mostrada na equao (7.17). Analisando o diagrama fasorial da Figura 7.27 pode-se escrever a
corrente instantnea de eixo em quadratura em funo do referencia adotado, como apresentado na
equao (7.24).
(7.23)
2
A equao (7.24) pode ser rescrita da seguinte forma:
i1q (t) I1q cos t
(7.24)
(7.25)
(7.26)
102
(7.28)
V1p I1q
2
V1p I1q
2
cos(2 t)
(7.29)
(7.30)
(7.31)
Como
1
(7.32)
Qosc V1p I1q sen(2 t)
2
Comparando a equao (7.32) da potncia reativa com a equao (7.29), pode-se concluir que o
valor mdio da equao (7.29) representa o valor de pico da potncia reativa processada pelo inversor.
Isto permite usar essa equao para calcular a potncia reativa. A Figura 7.31 apresenta um diagrama
de blocos para a implamentao do clculo da potncia reativa, usando a metodologia apresentada no
desenvolvimento da equao (7.29).
A Figura 7.32 mostra um diagrama de blocos completo da metodologia proposta nesse captulo
para o clculo da potncia ativa e reativa.
103
Figura 7.32 Diagrama de blocos completo da implementao do clculo de potncia ativa e reativa.
8. Concluso
Este trabalho apresentou uma reviso dos conceitos fundamentais s inversores de tenso
monofsicos utilizando modulao SPWM de trs nveis. Est modulao uma das mais empregadas
por aplicar uma tenso na entrada do filtro LC no dobro da freqncia de comutao dos interruptores.
Essa caracterstica diminui o tamanho e os esforos do filtro. Tambm foi apresentado um estudo
aprofundado de uma metodologia para o clculo do filtro LC do inversor de freqncia, em que os
valores de indutncia e capacitncia so definidos em funo da definio de mxima ondulao de
corrente no indutor e mxima ondulao de tenso na sada. Um projeto timo do filtro LC considera
suas caractersticas eltricas, como mxima ondulao de corrente, mxima ondulao de tenso,
resposta dinmica e potncia reativa circulando pelo filtro. Alm disso, tamanho e preo dos
componentes so de fundamentais importncias. difcil representar todas essas variveis numa nica
equao matemtica. A proposta aqui apresentada de definir os valores de indutncia e capacitncia
analisando a mxima ondulao de corrente no indutor, mxima ondulao de tenso no capacitor,
freqncia de ressonncia, atenuao na freqncia da tenso VAB, potncia reativa consumida pelo
filtro e custo final. Esse um processo iterativo, em que o projetista busca o ponto timo para seus
propsitos analisando grficos e buscando a melhor soluo para seu caso.
No que se refere ao controle do inversor, o modelo matemtico obtido da planta mostrou-se
adequado para a definio da estrutura do compensador da malha de tenso e seu ajuste. Este modelo
revela um sistema de segunda ordem onde as razes esto no eixo imaginrio, visto que todas as
resistncias parasitas so desprezadas. Desta forma a adoo de um controlador que no desloque a
alocao dos plos em malha fechada para o semi-plano esquerdo do lugar das razes no
104
105
9. Anexos
9.1. Anexo A
Equation Chapter (Next) Section 9
9.1.1. Clculo do fluxo de potncia entre um inversor e uma carga
Clculo do fluxo de potncia entre um inversor e uma carga pode ser considerado um problema
de fluxo de potncia entre gerador um carga, devido simplificao feita no modelo do inversor. A
Figura 9.1 apresenta o modelo matemtico simplificado do inversor alimentando uma carga e a seguir
so descritos os procedimentos matemticos para determinar o fluxo de potncia.
(9.1)
S0 V0 i*0
106
Sendo: 10
mdulo de V1 .
(9.2)
V0 V0 cos(0) jV0 sen(0) V0
A corrente i 0 definida:
V V
0
(9.4)
i0 1
jX L
Substituindo (9.2) e (9.3) em (9.4) tem-se:
V cos( ) jV sen( ) V V sen( ) V cos( ) V
10
1
10
0
10
10
0
(9.5)
i0 1
1
j 1
jX L
XL
XL
Substituindo as equaes (9.2) e (9.5) em (9.1) e fazendo algumas manipulaes:
V V sen( )
V V cos(10 ) V02
10
(9.6)
S0 0 1
j 0 1
XL
XL
Onde a primeira e a segunda parcela da equao (9.6) representam o fluxo de potncia ativa e
reativa entre inversor e carga, respectivamente. Pode-se definir que o fluxo de potncia ativa :
V0 V1 sen(10 )
XL
E definir que o fluxo de potncia reativa :
V V cos(10 ) V02
Q10 0 1
XL
P10
(9.7)
(9.8)
Figura 9.2 Modelo simplificado de dois geradores conectados por suas impedncias.
107
S2 V2 i*2
(9.9)
Sendo: 12
mdulo de V1 .
(9.10)
V2 V2 cos(0) jV2 sen(0) V2
(9.11)
V1 V1 cos(12 ) jV1 sen(12 )
A corrente i L2 definida:
V V
2
i L2 i L1 1
jX L12
(9.12)
Onde:
X L12 X L1 X L2
Substituindo (9.10) e (9.11) em (9.12) tem-se:
(9.13)
(9.15)
108
(9.16)
(9.17)
(9.19)
V0 V0 cos(0) jV0 sen(0) V0
(9.20)
V1 V1 cos(10 ) jV1 sen(10 )
(9.21)
V2 V2 cos( 20 ) jV2 sen( 20 )
Sendo: 10 o ngulo entre as tenses V0 e V1 , 20 o ngulo entre as tenses V0 e V2 , V0, V1, V2
so os mdulos das tenses V0 , V1 e V2 .
109
A corrente i 0 definida:
i 0 i L1 i L2
(9.22)
V V
0
i L1 1
jX L1
(9.23)
V V
0
(9.24)
i L2 2
jX L2
Substituindo (9.24) e (9.23) em (9.22), tem-se:
V V V V
0
0
(9.25)
i0 1
2
jX L1
jX L2
Substituindo (9.20) e (9.21) em (9.25), obtm-se:
V sen( ) V sen( ) V cos( ) V
V cos( 20 ) V0
10
20
10
0
(9.26)
i0 1
2
j 1
j 2
X L1
X L2
X L2
X L2
Substituindo as equaes (9.26) e (9.19) em (9.18) e fazendo algumas manipulaes:
V V sen( ) V V sen( )
V0 V1 cos(10 ) V02 V0 V2 cos( 20 ) V02
0
1
10
0
2
20
(9.27)
j
S0
j
X L1
X L2
X L2
X L2
Onde a parcela real da equao (9.27) representa o fluxo de potncia ativa recebida pela carga
dos inversores 1 e 2, e a parcela imaginaria da equao (9.27) representa o fluxo de potncia reativa
recebida pela carga dos inversores inversor 1 e 2. Analisando esta equao pode-se definir que o fluxo
de potncia ativa de cada inversor para a carga :
V0 V1 sen(10 )
X L1
V V sen( 20 )
P20 0 2
X L2
e definir que o fluxo de potncia reativa :
V V cos(10 ) V02
Q10 0 1
X L1
P10
Q 20
V0 V2 cos( 20 ) V02
X L2
(9.28)
(9.29)
(9.30)
(9.31)
110
[1] DEWAN, S. B.; ZIOGAS, P. D.; 1979. Optimum Filter Design for a Single Phase Solid-State
UPS System. Em IEEE Trans. Ind. Appl., vol. IA-15, no. 6, pg. 664-669.
[2] BARBI, Ivo; MARTINS, Denizar Cruz; 2005. Eletrnica de Potncia - Introduo ao estudo de
Modulator and Its Applications. Em IEE Transactions on Circuits and Systems I: Fundamental
Theory and Applications, vol. 45, No 4, pg. 386 396.
[7] BARBI, Ivo; 2001. Eletrnica de Potncia Projetos de Fontes Chaveadas. Florianpolis;
Edio do Autor.
[8] CASANELLAS, F. Losses in PWM inverters using IGBTs. Electric Power Applications IEEE
Proceedings. Volume 141, Issue 5, Sept. 1994 Page(s):235 239.
[9] BASCOP, R. P. T.; PERIN, A. J. O Transistor IGBT Aplicado em Eletrnica de Potncia. Sagra
Luzzato Editores. Porto Alegre. 1997.
[10] Application Note NA-983. IGBT Characteristics International Rectifier. www.irf.com,
acessado em 15/052007.
[11] Barauna, Allan Pierre. Paralelismo de Inversores de Tenso Controlados pelo Valor Mdio
111
Redundant Inverter System. Power Electronics Specialists Conference, 2006. PESC '06. 37th
IEEE. Page(s):1 6. June 2006.
[16] Tuladhar, A.; Jin, H.; Unger. T.; Mauch, K. ; Parallel Operation of Single Phase Inverter
CENTRO TECNOLGICO
DEPARTAMENTO DE ENGENHARIA ELTRICA
DISCIPLINA:
13/10/2008
Sumrio
NDICE DE FIGURAS
iii
NDICE DE TABELAS
iv
SIMBOLOGIA E ABREVIATURAS
CAPTULO 1 .................................................................................................................. 1
Introduo Geral ............................................................................................................ 1
CAPTULO 2 .................................................................................................................. 2
Estudo do Inversor de Tenso Monofsico .................................................................. 2
2.1 Introduo ............................................................................................................... 2
2.2 Modulao Trs Nveis SPWM (unipolar) ............................................................. 3
2.3 Etapas de Operao do Inversor de Tenso ............................................................ 5
2.4 Projeto do Filtro LC de Sada ................................................................................. 8
2.4.1 Clculo do Indutor ........................................................................................... 9
2.4.2 Clculo do Capacitor ..................................................................................... 11
CAPTULO 3 ................................................................................................................ 13
Modelo Matemtico do Inversor e Controle de Tenso ............................................ 13
3.1 Funo Transferncia do Inversor de Tenso ....................................................... 14
3.2 Controlador Proposto............................................................................................ 16
3.3 Restrio da Derivada do Sinal de Controle......................................................... 18
CAPTULO 4 ................................................................................................................ 20
Projeto e Simulaes..................................................................................................... 20
4.1 Clculo do Circuito de Potncia ........................................................................... 21
4.2 Clculo do ndice de Modulao .......................................................................... 22
4.3 Funo de Transferncia do Inversor ................................................................... 23
4.4 Funo Transferncia do Controlador de Tenso ................................................. 25
4.5 Funo de Transferncia de Lao Aberto do Inversor ......................................... 28
4.6 Simulaes ............................................................................................................ 29
CAPTULO 5 ................................................................................................................ 34
Consideraes Finais .................................................................................................... 34
REFERNCIAS BIBLIOGRFICAS ....................................................................... 35
ii
ndice de Figuras
Figura 2-1 Inversor de tenso monofsico................................................................................................. 2
Figura 2-2 Impedncia de sada do inversor monofsico de tenso. ......................................................... 2
Figura 2-3 Detalhe da modulao trs nveis aplicada ao inversor de tenso monofsico. ....................... 4
Figura 2-4 Simplificao do inversor monofsico de tenso. .................................................................... 5
Figura 2-5 Primeira etapa de operao do inversor de tenso. .................................................................. 5
Figura 2-6 Segunda etapa de operao do inversor de tenso. .................................................................. 6
Figura 2-7 Terceira etapa de operao do inversor de tenso. ................................................................... 6
Figura 2-8 Quarta etapa de operao do inversor de tenso. ..................................................................... 7
Figura 2-9 Tenso Vab e comando dos interruptores do inversor de tenso. ............................................ 7
Figura 2-10 Tenses e correntes para dimensionamento do filtro de sada do inversor. ........................... 8
Figura 3-1 Diagrama de blocos do inversor monofsico de tenso em malha fechada. .......................... 13
Figura 3-2 Circuito para o modelo matemtico. ...................................................................................... 13
Figura 3-3 Tenso Vab durante o semiciclo positivo de tenso. ............................................................. 14
Figura 3-4 Circuito utilizado para o controle da tenso de sada do inversor. ......................................... 17
Figura 4-1 Circuito de potncia implementado para simulaes. ............................................................ 20
Figura 4-2 Circuito de controle e comando implementado para simulaes. .......................................... 21
Figura 4-3 Forma de onda da tenso de referncia sobreposta s portadoras triangulares. ..................... 23
Figura 4-4 Diagrama de Bode em dB do mdulo da planta simplificada para o inversor monofsico de
tenso.......................................................................................................................................................... 24
Figura 4-5 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de tenso. .... 25
Figura 4-6 Diagrama de Bode em dB do mdulo do controlador utilizado para o inversor. ................... 27
Figura 4-7 Diagrama de Bode da fase para o controlador utilizado para o inversor................................ 28
Figura 4-8 Diagrama de Bode em dB do mdulo da funo transferncia de lao aberto do inversor. ... 28
Figura 4-9 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor. .................. 29
Figura 4-10 Tenso e corrente de sada para o inversor operando a vazio e com carga. ......................... 29
Figura 4-11 Tenso de sada e sinal de controle sem carga conectada. ................................................... 30
Figura 4-12 Tenso de sada, corrente no indutor e no capacitor sem carga conectada. ......................... 30
Figura 4-13 Detalhe da transio quando se conecta carga 100%. .......................................................... 31
Figura 4-14 Detalhe da transio quando a carga desconectada. .......................................................... 31
Figura 4-15 Correntes de sada, no capacitor e no indutor com carga 100%........................................... 32
Figura 4-16 Tenso de sada e corrente no indutor. ................................................................................. 32
Figura 4-17 Detalhe da transio de 100% para 50 % da tenso de sada e do sinal de controle. ........... 33
Figura 4-18 - Detalhe da transio de 50% para 100 % da tenso de sada e do sinal de controle. ............ 33
iii
ndice de Tabelas
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso. ......................................... 20
Tabela 4-2 Especificao dos elementos do circuito de potncia. ........................................................... 22
Tabela 4-3 Dimensionamento dos elementos do controlador. ................................................................. 27
iv
Simbologias e Abreviaturas
Smbolo
Descrio
Unidade
Z0
Impedncia de carga
Lf
Indutor de Filtragem
Cf
Capacitor de Filtragem
R0
Resistncia de carga
Vtri pk
triangular
Vref pk
referncia e da portadora
Relao entre os perodos de
referncia e da portadora
Adimensional
Adimensional
fs
Freqncia de comutao
Hz
fr
Freqncia da moduladora
Hz
Ts
Vi
Tenso de entrada
Adimensional
V0 pk
iL f
Ondulao de corrente no
vL f
Ondulao de tenso do
indutor de filtragem
capacitor de filtragem
Abreviatura
Significado
PWM
SPWM
CAPTULO 1
Introduo Geral
Os inversores de tenso tm uma vasta aplicao industrial e comercial,
dispondo de inmeras referncias bibliogrficas como objeto de fonte de pesquisa. O
material a seguir apresentado visa aprimorar alguns conceitos a respeito da anlise do
inversor de tenso monofsico aplicado a modulao trs nveis com carga do tipo
resistiva. A estrutura utilizada em ponte completa aplicada em grande escala para
potncias elevadas e justifica-se sua implementao pelo fato de apresentar nveis
satisfatrios para os esforos de corrente e tenso quando comparado a estrutura meia
ponte.
A idia fundamental dos inversores de tenso proporcionar uma tenso
senoidal na sada do conversor. Para tanto, faz-se uso de um filtro LC na sada do
estgio inversor para que o contedo harmnico provocado pela operao em alta
freqncia dos interruptores seja filtrado e somente a freqncia fundamental seja
evidenciada. Para tal efeito fundamental conhecer o comportamento dinmico do
inversor e a partir da, elaborar uma anlise matemtica do mesmo para tornar possvel
o projeto do filtro de sada e do controlador de tenso para o sistema operando em
malha fechada.
O segundo captulo abordar o tipo de modulao empregada e as etapas de
operao para o inversor de tenso ponte completa. O equacionamento para determinar
o projeto do filtro LC de sada esto apresentados no terceiro captulo.
No quarto captulo proposto um projeto seguindo as devidas especificaes
com o intuito de avaliar todo o equacionamento proposto por meio de simulaes. As
concluses so apresentadas no quinto captulo. Por fim, o quinto captulo trs as
consideraes finais para todo o estudo exercido.
CAPTULO 2
Estudo do Inversor de Tenso Monofsico
2.1 Introduo
Este captulo contempla a anlise das etapas de operao do inversor de tenso
monofsico em ponte completa alimentando uma carga resistiva. Primeiramente,
justifica-se a estratgia de modulao empregada em tal estrutura, possibilitando assim
descrever as etapas de operao.
Com base nas etapas de operao do inversor de tenso modulado em trs nveis,
elabora-se uma metodologia de projeto do filtro LC de sada, fundamental para a
filtragem da componente fundamental especificada em projeto.
A Figura 2-1 apresenta a estrutura em ponte completa do inversor de tenso
alimentando uma carga chamada de Z 0 . Esta carga mostrada em detalhes atravs da
Figura 2-2, nota-se que a carga do tipo resistiva acoplada a um filtro passivo, cujas
caractersticas sero especificadas no decorrer deste captulo.
Lf
Cf
R0
b
Figura 2-2 Impedncia de sada do inversor monofsico de tenso.
Vref pk
Vtri pk
(2.1)
Ts
2 Tr
(2.2)
mf
fr
2 fs
(2.3)
mf
(2.4)
Vtri2
Vsin
VAN
VBN
VAB
Figura 2-3 Detalhe da modulao trs nveis aplicada ao inversor de tenso monofsico.
S1
S2
S3
S4
t1
t2
t3
t4
t5
t6
t7
t8
Ts
n Vi V0 pk sin(r t )
t1
t2
V0 pk sin(r t )
Ilf
iL f
Vcf
vC f
Ts
Ts
2
(2.5)
Lf
Lf
diL f (t )
dt
diL f (t )
dt
n Vi V0 pk sin(r t )
(2.6)
V0 pk sin(r t )
(2.7)
iL f (t )
L f t V0 pk sin(r t )
2
(2.8)
L f iL f (t )
n Vi V0 pk sin(r t )
t2
L f iL f (t )
V0 pk sin(r t )
(2.9)
(2.10)
10
Sabe-se que:
Ts t1 t2
(2.11)
2 n Vi V0 pk sin(r t ) V0 pk sin(r t )
(2.12)
iL f (t )
n Vi V0 pk sin(r t ) V0 pk 2 sin 2 (r t )
(2.13)
2 n f s L f Vi
iL f (t )
2 L f iL f (t )
Ts n Vi
V0 pk
V0 pk sin 2 (r t )
sin(r t )
n Vi
n Vi
(2.14)
cos(r t )
2 V0 pk sin(r t ) cos(r t )
n Vi
(2.15)
d iL f 4
2
V
d r t 0 pk V0 pk
1
n Vi n Vi
(2.16)
n Vi
; V0 pk
2
n Vi
8 f L
s
f
iL f
V0 pk
2 fs Lf
; V0 pk
11
n Vi
2
V0
1 pk
n V
i
(2.17)
n Vi
; V0 pk
2
Lf
V0 pk
2 f i
s
Lf
; V0 pk
n Vi
2
V0
1 pk
n V
i
n Vi
; V0 pk
2
(2.18)
(2.19)
Mas,
1
q i t
2
(2.20)
(2.21)
1 iL f
C f vC f
8 f s
(2.22)
12
vC f
n Vi
n Vi
1
128 f 2 L C ; V0 pk 2
s
f
f
V0 pk
V0 pk
n Vi
1
1
; V0 pk
2
16 f s L f C f n Vi
2
(2.23)
Cf
V0 pk
V0 pk
n Vi
1
1
; V0 pk
16 f 2 L v n V
2
s
f
Cf
i
(2.24)
CAPTULO 3
Modelo Matemtico do Inversor e Controle de Tenso
No projeto de um inversor, a tenso de sada a varivel especificada, cuja
amplitude, freqncia e taxa de distoro harmnica so parmetros que devem ser
atendidos. A proposta deste captulo visa aprimorar os conceitos a respeito do modelo
matemtico do inversor implementado para o projeto do compensador.
Deve-se considerar que o inversor de tenso deve atender a uma tenso de
referncia, portanto fundamental que o sistema quando operado em malha fechada
apresente uma malha de tenso que atenta as especificaes mais crticas para o sistema.
Portanto, necessita-se determinar a funo transferncia entre a tenso de sada e o sinal
de controle.
A Figura 3-1 mostra o diagrama de blocos para o sistema em malha fechada. J a
Figura 3-2 representa o circuito equivalente para determinar a funo transferncia do
inversor de tenso, onde f m (t ) chamada funo de modulao.
14
Ts T
Ts
T n Vi
Ts
(3.1)
d1 (t )
Ts T
2 Ts
(3.2)
T T
d 2 (t ) s
2 Ts
Onde
T Ts 1 2 d 2 (t )
(3.3)
(3.4)
15
1
d1 (t ) 1 f m (t )
2
1
d 2 (t ) 1 f m (t )
2
(3.5)
Onde,
f m (t ) 1 2 d 2 (t )
(3.6)
(3.7)
Vi
(3.8)
(3.9)
Onde,
iL f (t ) iC f (t ) iR0 (t )
(3.10)
Mas,
dv0 (t )
dt
v (t )
iR0 (t ) 0
R0
iC f (t ) C f
(3.11)
f m (t ) Vi L f
d iC f (t ) iR0 (t )
dt
rf iC f (t ) iR0 (t ) v0 (t )
(3.12)
16
dv0 (t ) rf
d 2 v0 (t ) L f
f m (t ) Vi L f C f
C
1 v0 (t )
f
f
2
dt
R0
dt
R0
(3.13)
f m ( s ) Vi L f C f s 2 f rf C f s f 1 V0 ( s )
R0
R0
(3.14)
f m ( s)
Lf
2
rf C f s f 1
Lf C f s
R0
R0
(3.15)
Vc ( s )
Vtri pk
(3.16)
Logo,
V0 ( s )
V
1
i
Vc ( s ) Vtri pk
Lf
2
rf C f
Lf C f s
R0
(3.17)
rf
s 1
R0
(3.18)
17
Cv ( s )
sC
fz
R fz 1 sCi Riz 1
(3.19)
s z1 s z2
s s p1
(3.20)
R fz
Rip
(3.21)
1
2 C fz R fz
(3.22)
f z2
1
2 Ci Riz
(3.23)
18
Rip Riz
(3.24)
2 Ci Rip Riz
vC f (t )
V V sin( t ) V
i
0 pk
0 pk
sin(1t )
64 f s 2 L f C f Vi
sin(2 s t )
(3.25)
Vi K s kv
128 f s 2 L f C f Vi
sin(2 s t cv )
(3.26)
19
K s kv
(3.27)
32 f s L f C f Vi
dt
Ts
(3.28)
CAPTULO 4
Projeto e Simulaes
Para comprovar os estudos at ento efetuados propem-se atravs das
especificaes apresentadas na Tabela 4-1, um exemplo de projeto para o inversor
operando em malha fechada sem utilizar transformador.
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso.
Grandeza
Valor Nominal
Tenso de alimentao
400 V
220 V
Potncia de sada
10 kW
Freqncia de sada
60 Hz z
Freqncia de comutao
20 kHz
15%
1%
3,11V
Projeto e Simulaes
21
P0
V0efz 2
R0
(4.1)
(4.2)
V0efz
R0
(4.3)
I 0efz 45, 45 A
(4.4)
I L f 0,15 I 0 pk
(4.5)
VC f 0, 01 V0 pk
(4.6)
I L f 9, 64 A
(4.7)
Onde,
Projeto e Simulaes
22
I 0 pk 2 I 0efz
(4.8)
V0 pk 2 V0efz
(4.9)
L f 259,3 H
(4.10)
Lf
Cf
Vi
1
2
128 f s L f VC f
(4.11)
C f 9, 69 F
(4.12)
f0
1
2 L f C f
(4.13)
f 0 3,175 kHz
(4.14)
Valor Nominal
Indutor de filtragem
259, 3 H
Capacitor de filtragem
9, 69 F
Resistncia de carga
4,84 k
Freqncia de ressonncia
259,3 H
Projeto e Simulaes
23
Vi
V0 pk
(4.15)
M 0, 775
(4.16)
Vtri pk
Vref pk
(4.17)
Vtri pk 4V
(4.18)
A Figura 4-3 apresenta os sinais das portadoras sendo que a moduladora esta
sobreposta a tais sinais. A freqncia da portadora fixada em 20 kHz , enquanto que a
freqncia da moduladora 60 Hz .
Vtri1
Vtri2
Vref
4.00
2.00
0.0
-2.00
-4.00
0.0
0.02
0.04
0.06
0.08
0.10
Time (s)
Projeto e Simulaes
Ks
24
Vref
(4.19)
V0 pk
Projeto e Simulaes
25
Figura 4-5 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de
tenso.
fc
fs
2
(4.20)
Esta freqncia quatro vezes menor que a freqncia da tenso aplicada nos
terminais de carga do inversor.
Os diagramas de Bode trazem informaes valiosas para projetar um controlador
adequado ao sistema. Atravs do diagrama de mdulo defini-se que o ganho na
freqncia de cruzamento definido por (4.21).
k1 19, 005 dB
(4.21)
(4.22)
1
2 L f C f
(4.23)
Projeto e Simulaes
26
(4.24)
1
2 Riz f z1
(4.25)
E
C fz
1
2 R fz f z2
(4.26)
(4.27)
Riz
2 Ci Riz f p1 1
(4.28)
(4.29)
(4.30)
H ( f c ) k2
20
(4.31)
Projeto e Simulaes
27
R fz kv Rip
(4.32)
Obtendo,
R fz 27 k
(4.33)
E desta forma,
C fz 1,86 nF
(4.34)
Valor Nominal
Rip
416, 67
Riz
10 k
Ci
5, 02 nF
R fz
27 k
C fz
1,86 nF
Projeto e Simulaes
28
Figura 4-7 Diagrama de Bode da fase para o controlador utilizado para o inversor.
Projeto e Simulaes
29
Figura 4-9 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor.
4.6 Simulaes
A Figura 4-10 apresenta a tenso e a corrente de sada para a transio entre
vazio e carga.
Figura 4-10 Tenso e corrente de sada para o inversor operando a vazio e com carga.
Projeto e Simulaes
30
Figura 4-12 Tenso de sada, corrente no indutor e no capacitor sem carga conectada.
Projeto e Simulaes
31
Projeto e Simulaes
32
Projeto e Simulaes
33
Figura 4-17 Detalhe da transio de 100% para 50 % da tenso de sada e do sinal de controle.
Figura 4-18 - Detalhe da transio de 50% para 100 % da tenso de sada e do sinal de controle.
CAPTULO 5
Consideraes Finais
Este trabalho possibilitou o estudo das etapas de operao do inversor
monofsico de tenso alimentando carga resistiva e com modulao do tipo senoidal
trs nveis.
Aps a compreenso da modulao aplicada ao inversor monofsico ponte
completa, pode-se avaliar as etapas de operao provocadas por tal modulao. Da
mesma forma, possibilitou-se o projeto do filtro de sada acoplado carga, visando
eliminar os efeitos da alta freqncia provocados pela comutao dos interruptores. O
projeto do filtro pode ser comprovado no segundo captulo e apresentou resultados
satisfatrios quando efetuada a simulao do inversor, comprovando o seguimento da
tenso de referncia.
A partir do projeto do filtro de sada e conhecendo a tenso aplicada nos
terminais de carga obtido um modelo matemtico do inversor de tenso, bem como se
propem a implementao de um controlador, responsvel por permitir adequar as
especificaes de tenso de sada, freqncia e taxa de distoro harmnica. Este estudo
est apresentado no terceiro captulo.
Por fim, com todos os equacionamentos e conhecimentos adquiridos obtm-se
atravs de parmetros pr-determinados um projeto em malha fechada. Os clculos
permitem obter todos os elementos que compem os circuitos de potncia, controle e
comando. As simulaes apresentadas no quarto captulo possibilitam a variao do
inversor operando a vazio e com degrau de carga e os resultados obtidos comprovaram
que os requisitos da tenso de sada foram atendidos em sua plenitude.
REFERNCIAS BIBLIOGRFICAS
[1]
[2]
[3]
CENTRO TECNOLGICO
DEPARTAMENTO DE ENGENHARIA ELTRICA
INVERSOR TRIFSICO
DISCIPLINA:
01/12/2008
Sumrio
NDICE DE FIGURAS
iii
NDICE DE TABELAS
iv
SIMBOLOGIA E ABREVIATURAS
CAPTULO 1 .................................................................................................................. 1
Introduo Geral ............................................................................................................ 1
CAPTULO 2 .................................................................................................................. 2
Conceitos do Inversor de Tenso Trifsico .................................................................. 2
2.1 IntroduoEquation Chapter 2 Section 2 ................................................................ 2
2.2 Modulao Senoidal ............................................................................................... 7
2.3 Tenso de Brao e Funo de Razo Cclica .......................................................... 9
2.4 Tenses de Referncia .......................................................................................... 10
CAPTULO 3 ................................................................................................................ 16
Modelo Matemtico do Inversor Trifsico Utilizando Transformada de Clarke ... 16
3.1 IntroduoEquation Chapter 3 Section 3 .............................................................. 16
3.2 Equaes Diferenciais do Inversor Trifsico........................................................ 17
3.2.1 Tenses dos Indutores ................................................................................... 18
3.3 Transformada 0 .............................................................................................. 19
3.4 Projeto do Filtro LC de Sada ............................................................................... 22
3.4.1 Clculo do Indutor ......................................................................................... 23
3.4.2 Clculo do Capacitor ..................................................................................... 26
3.5 Controle das Tenses de Linha Utilizando Transformada de Clarke................... 31
ii
iii
ndice de Figuras
Figura 2-1 Inversor de tenso trifsico tipo 180 alimentando carga trifsica resistiva conectada em Y .
...................................................................................................................................................................... 2
Figura 2-2 Tenses de fase, linha e pulsos de comando para os interruptores do inversor trifsico. ........ 4
Figura 2-3 . Tenses referenciais para o estudo do inversor trifsico......................................................... 5
Figura 2-4 Inversor trifsico alimentando uma carga resistiva com adio de um filtro de sada. ............ 7
Figura 2-5 Detalhe da modulao senoidal aplicada ao inversor de tenso trifsico. ................................ 8
Figura 2-6 Representao da tenso VA (t ) . ............................................................................................. 9
Figura 2-7 Circuito do inversor trifsico representado pelas tenses de brao........................................ 10
Figura 2-8 Circuito para anlise das tenses de referncia. ..................................................................... 11
Figura 3-1 Circuito do inversor trifsico com filtro e carga balanceada.................................................. 16
Figura 3-2 Circuito simplificado do inversor trifsico com filtro e carga balanceada. ............................ 16
Figura 3-3 Tenses e correntes para dimensionamento do filtro de sada do inversor. ........................... 23
Figura 3-4 Representao da tenso VAB (t ) para o semiciclo positivo da moduladora. ........................ 24
Figura 3-5 Diagrama de blocos do inversor trifsico de tenso em malha fechada. ................................ 32
Figura 3-6 Circuito utilizado para o controle da tenso de sada do inversor. ......................................... 33
Figura 4-1 Diagrama de Bode em dB do mdulo da planta simplificada para o inversor monofsico de
tenso.......................................................................................................................................................... 38
Figura 4-2 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de tenso. .... 38
Figura 4-3 Diagrama de Bode em dB do mdulo do controlador utilizado para o inversor. ................... 42
Figura 4-4 Diagrama de Bode da fase para o controlador utilizado para o inversor................................ 42
Figura 4-5 Diagrama de Bode em dB do mdulo da funo transferncia de lao aberto do inversor. ... 43
Figura 4-6 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor. .................. 43
Figura 4-7 Circuito de potncia implementado para simulaes. ............................................................ 44
Figura 4-8 Implementao da transformao 0 para as tenses de linha e de referncia................. 45
Figura 4-9 Circuito de controle implementado para simulaes. ............................................................ 45
Figura 4-10 Circuito de comando dos interruptores. ............................................................................... 46
Figura 4-11 Tenses de linha e correntes nos indutores. ......................................................................... 47
Figura 4-12 Detalhe das tenses de linha no instante em que se conecta a carga.................................... 47
Figura 4-13 - Detalhe das tenses de linha no instante em que se desequilibra a fase 1. ........................... 48
Figura 4-14 Tenses de fase para a transio de desequilbrio de carga. ................................................ 48
Figura 4-15 Tenses de referncia e de linha nas coordenadas
0 . ................................................... 49
iv
Figura 4-20 Detalhe da ondulao da corrente do indutor para a carga equilibrada. ............................... 51
ndice de Tabelas
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso. ......................................... 34
Tabela 4-2 Especificao dos elementos do circuito de potncia. ........................................................... 36
Tabela 4-3 Dimensionamento dos elementos do controlador. ................................................................. 41
vi
Simbologias e Abreviaturas
Smbolo
Descrio
Unidade
Indutor de Filtragem
Capacitor de Filtragem
Resistncia de carga
Vtri pk
triangular
Vref pk
referncia e da portadora
Relao entre os perodos de
referncia e da portadora
Adimensional
Adimensional
fs
Freqncia de comutao
Hz
fr
Freqncia da moduladora
Hz
Ts
Vi
Tenso de entrada
V0 pk
iL
Ondulao de corrente no
vL
Ondulao de tenso do
indutor de filtragem
capacitor de filtragem
Abreviatura
Significado
PWM
vii
CAPTULO 1
Introduo Geral
CAPTULO 2
Inversor de Tenso Trifsico
2.1 IntroduoEquation Chapter 2 Section 2
O objetivo deste tpico apresentar os conceitos bsicos que esto envolvidos
na estrutura do inversor de tenso trifsico. A Figura 2-1 mostra um inversor de tenso
trifsico tipo 180 , alimentando uma carga trifsica balanceada conectada em estrela. A
estrutura possui trs braos inversores em meia ponte, sendo que cada brao representa
uma fase do sistema. Entre dois interruptores de braos distintos h uma defasagem de
120 em relao aos pulsos de comando.
Figura 2-1 Inversor de tenso trifsico tipo 180 alimentando carga trifsica resistiva conectada
em Y .
A Figura 2-2 apresenta as tenses dos braos, as quais so obtidas tendo como
ponto de referncia o ponto 0 , indicado na Figura 2-1. Tambm se observam as tenses
de linha VAB , VBC e VCA , alm dos comandos dos interruptores.
Na Figura 2-3 esto representadas as tenses de braos e as tenses de fase que
so teis para o equacionamento do inversor trifsico de tenso.
Observa-se que durante um perodo completo de funcionamento, o inversor de
tenso apresenta seis seqncias de operao. Em cada seqncia existem trs
interruptores em conduo, sendo que dois so do grupo positivo e um no grupo
inferior, ou de forma complementar. A durao de cada seqncia de 60 . Assim os
comandos dos interruptores so defasados de 60 uns dos outros, para se obter as
tenses trifsicas balanceadas.
As tenses VA0 , VB 0 e VC 0 so formas de onda retangulares com metade da
amplitude da fonte contnua de entrada. Estas variveis podem ser expressas pela srie
de Fourier, como indicado em (2.1).
4 Vi
VA 0
VB 0
4 Vi
VC 0
2 1
2 1
2 1
2
sin t
sin 3 t
sin 5 t
sin 7 t
...
3 3
3 5
3 7
3
(2.1)
4 Vi
2 1
2 1
2 1
2
sin t
sin 7 t
...
sin 3 t
sin 5 t
3
3
3
5
3
7
3
VBC VB 0 VC 0
V V V
C0
A0
CA
(2.2)
Figura 2-2 Tenses de fase, linha e pulsos de comando para os interruptores do inversor trifsico.
1 4 Vi
n
cos
sin n(t )
VAB
6
6
n 1,5,7... n
1 4 Vi
n
cos
sin n(t )
VBC
6
2
n 1,5,7... n
1 4 Vi
n
5
cos
sin n(t )
VCA
6
6
n 1,5,7... n
(2.3)
1 4 Vi
n
cos
sin n(t )
i
AB
6
6
n 1,5,7... n R
1 4 Vi
n
cos
sin n(t )
i
BC
6
2
n 1,5,7... n R
1 4 Vi
n
5
cos
sin n(t )
iCA
6
6
n 1,5,7... n R
(2.4)
Figura 2-4 Inversor trifsico alimentando uma carga resistiva com adio de um filtro de sada.
Vi
V
e i . J a modulao
2
2
trs nveis apresenta uma diferena em relao de dois nveis, porque os sinais podem
variar entre Vi , zero e Vi . No inversor trifsico este tipo de modulao pode ser
observado nas tenses de linha VAB , VBC e VCA .
Outro fator relevante nesta comparao se d quanto aos pulsos da tenso Vab ,
que para trs nveis o dobro quando comparada de dois nveis. Conclui-se, portanto,
que na modulao dois nveis a freqncia do sinal igual freqncia de comutao,
enquanto que na modulao trs nveis o dobro. O resultado destes pulsos na
modulao trs nveis implica em harmnicos da tenso de sada duas vezes superior e
conseqentemente, o projeto dos filtros de sada resultam em volume e peso menores.
importante apresentar algumas relaes matemticas importantes quando se
trata da modulao do tipo senoidal. Na equao (2.5), a varivel M refere-se relao
Vref pk
(2.5)
Vtri pk
Ts
2 Tr
mf
(2.6)
fr
2 fs
(2.7)
mf
(2.8)
(2.9)
Onde:
t1 d A (t )
t2 1 d A (t )
(2.10)
VA (t ) Vi d A (t )
Vi
2
(2.11)
10
11
Sabe-se que:
iA1 (t ) iB1 (t ) iC1 (t ) 0
(2.12)
vB (t ) R1 iB1 (t ) vg1n 0
vC (t ) R1 iC1 (t ) vg1n 0
(2.13)
vB (t ) R2 iB2 (t ) vg2 n 0
vC (t ) R2 iC2 (t ) vg2 n 0
(2.14)
(2.15)
(2.16)
12
vg1n 3 v A (t ) vB (t ) vC (t )
v 1 v (t ) v (t ) v (t )
B
C
g2 n 3 A
(2.17)`
Para simplificao dos estudos que sero realizados no decorrer deste trabalho
necessrio considerar que as tenses v1 (t ) , v2 (t ) e v3 (t ) , obtidas na sada do inversor
so formas de onda senoidais sem a componente de alta freqncia. Representa-se
ento, o circuito simplificado atravs da Figura 2-13 com a incluso de indutores na
entrada do retificador trifsico, denominados por L01 , L02 e L03 , utilizados para atenuar
os efeitos causados pela derivada de carga do retificador com filtro capacitivo.
importante esclarecer que cargas no-lineares se caracterizam por apresentar
uma relao no-linear entre a tenso aplicada nos seus terminais e a corrente por elas
drenada. Este trabalho abordar apenas o retificador com filtro capacitivo. A escolha
desta topologia justificada pelo fato de que este tipo de carga muito comum e
representa um caso crtico para o controle do inversor de tenso.
Gleyson Luiz Piazza
13
Figura 2-11 Tenses de entrada e tenso de sada do retifcador com filtro capacitivo.
14
Figura 2-12 Tenso e corrente na fase 1 para o retificador trifsico com filtro capacitivo.
Figura 2-13 Circuito simplificado da carga no-linear com a incluso dos indutores de entrada.
15
Figura 2-14 Tenses de linha e tenso de sada para o retificador trifsico com inculso dos
indutores de entrada..
Figura 2-15 Tenso de linha e corrente na fase 1 para o retificador trifsico com inculso dos
indutores de entrada..
CAPTULO 3
Modelo Matemtico do Inversor Trifsico Utilizando
Transformada de Clarke
3.1 IntroduoEquation Chapter 3 Section 3
A Figura 3-2 apresenta o circuito para determinao das equaes diferencias
para o inversor trifsico. Como demonstrado anteriormente, para um sistema em
equilbrio g1 e g 2 so iguais.
Figura 3-2 Circuito simplificado do inversor trifsico com filtro e carga balanceada.
17
vB (t ) Vi d B (t )
v (t ) V d (t )
i
C
C
(3.1)
(3.2)
Mas,
v1g1 (t ) v2 g1 (t ) v1 (t ) v2 (t )
(3.3)
vA (t ) vB (t ) vL (t ) vL (t ) v1 (t ) v2 (t )
1
(3.4)
Malha 2:
(3.5)
vB (t ) vC (t ) vL (t ) vL (t ) v2 (t ) v3 (t )
2
(3.6)
18
Malha 3:
(3.7)
vC (t ) vA (t ) vL (t ) vL (t ) v3 (t ) v1 (t )
3
(3.8)
(3.9)
diL1 (t )
dt
L2
diL2 (t )
dt
(3.10)
(3.11)
R1 R2 R3 R
Levando em considerao (3.11) e aplicando em (3.10), chega-se em (3.12).
vL1 (t ) vL2 (t ) vL12 (t ) L
d
iL (t ) iL2 (t )
dt 1
(3.12)
d
iC (t ) iC2 (t ) iR1 (t ) iR2 (t )
dt 1
19
(3.13)
Onde:
d
iC1 (t ) C1 dt v1 (t )
i (t ) C d v (t )
2
2
C2
dt
(3.14)
E,
v1 (t )
iR1 (t ) R
i (t ) v2 (t )
R2
R2
(3.15)
d d
d
v1 (t ) v2 (t )
C v1 (t ) C v2 (t )
dt dt
dt
R
R
(3.16)
d2
L d
v (t ) v12 (t )
2 12
dt
R dt
(3.17)
(3.18)
d2
L d
vL31 (t ) L C 2 v31 (t ) v31 (t )
dt
R dt
(3.19)
vL23 (t ) L C
3.3 Transformada 0
Para realizar o modelamento do inversor trifsico de tenso consideram-se que
as variveis de monitorao sero as tenses de linha com o sistema operando a vazio.
A partir da determinao das tenses dos indutores, expressam-se as equaes
(3.4), (3.6) e (3.8) atravs de (3.20).
d2
L d
v AB (t ) L C dt 2 v12 (t ) R dt v12 (t ) v12 (t )
d2
L d
d
L d
vCA (t ) L C 2 v31 (t ) v31 (t ) v31 (t )
dt
R dt
20
(3.20)
Onde:
v AB (t ) Vi d AB (t )
vBC (t ) Vi d BC (t )
v (t ) V d (t )
i
CA
CA
(3.21)
L d
Vi d BC (t ) L C 2 0 1 0 v23 (t ) 0 1 0 v23 (t ) 0 1 0 v23 (t ) (3.22)
dt
R
dt
0 0 1 v (t )
0 0 1 v (t ) 0 0 1 v (t )
d (t )
31
31
31
CA
Vi d ABC
d2
L d
L C 2 v 123 v 123 v 123
dt
R dt
(3.23)
X 0 A X 123
1
(3.24)
E,
X 123 A X 0
1
(3.25)
1
A 1
1
1
3
1
2
3
2
1
2
2
(3.26)
E,
A A
1 T
(3.27)
21
Vi A d 0
d2
L d
L C 2 A v 0 A v 0 A v 0
dt
R dt
(3.28)
Mas,
d
d
d
dt A v 0 A dt v 0 v 0 dt A
2
d2
d2
d A v
A
v
v
A
0
0
dt 2
dt 2 0
dt 2
(3.29)
d
d
dt A v 0 A dt v 0
2
d2
d A v
A
v
0
dt 2
dt 2 0
(3.30)
Vi A d 0 L C A
d2
L
d
v
A v 0 A v 0
2 0
dt
R
dt
(3.31)
Vi A A d 0 L C A A
1
d2
L
d
1
1
v
A A v 0 A A v 0
2 0
dt
R
dt
(3.32)
Mas,
A A I
1
(3.33)
Ento,
Vi d 0 L C
d2
L d
v
v 0 v 0
2 0
dt
R dt
(3.34)
Onde:
1
v 0 A v 123
22
(3.35)
Vi d 0 s 2 L C v 0 s
v 0
L d
v v 0
R dt 0
(3.36)
Vi d 0
(3.37)
L
2
s L C s 1
R
Z ( s)
(3.38)
L
2
s L C s 1
R
Ento,
v 0
Vi Z ( s ) d 0
(3.39)
v0 Vi Z ( s ) d 0
v Vi Z ( s ) d
v V Z ( s ) d
(3.40)
23
Ts
2
24
(3.41)
(3.42)
2
1
1
v AB (t ) vL12 (t ) v12 (t )
(3.43)
Sabe-se que:
vL L
diL
dt
(3.44)
diL12 (t )
dt
Vi V0 pk sin(r t )
(3.45)
diL12 (t )
dt
V0 pk sin(r t )
25
(3.46)
L iL12 (t ) V sin( t )
r
0 pk
t2
(3.47)
L iL12 (t )
(3.48)
Vi V0 pk sin(r t )
t2
L iL12 (t )
(3.49)
V0 pk sin(r t )
Sabe-se que:
Ts t1 t2
(3.50)
2 Vi V0 pk sin(r t ) V0 pk sin(r t )
(3.51)
iL12 (t )
Vi V0 pk sin(r t ) V0 pk 2 sin 2 (r t )
(3.52)
2 f s L Vi
iL f (t )
2 L iL f (t )
Ts Vi
V0 pk
V0 pk sin 2 (r t )
sin(r t )
Vi
Vi
(3.53)
26
cos(r t )
2 V0 pk sin(r t ) cos(r t )
Vi
(3.54)
d iL12
dt
Vi
1
4 ;V0 pk 2
V
V
0 pk 1 0 pk
Vi
Vi
(3.55)
Vi
; V0 pk
2
iL12
Vi
Vi
8 f L ; V0 pk 2
s
V
V
0 pk 1 0 pk ; V Vi
0 pk
2 fs L
Vi
2
(3.56)
8 f i
s
L12
L
V0 pk
2 f s iL12
; V0 pk
V0
1 pk
Vi
Vi
2
Vi
; V0 pk
2
(3.57)
(3.58)
Mas,
27
(3.59)
(3.60)
C vC
8 f s
(3.61)
vC
V0 pk V0 pk
V
1
1
; V0 pk i
16 f s 2 L C
2
Vi
(3.62)
C
V0 pk
V0 pk
V
1
1
; V0 pk i
2
16 f s L vC
2
Vi
(3.63)
(3.64)
Mas,
v1 (t ) v2 (t ) v12 (t )
(3.65)
Logo,
Gleyson Luiz Piazza
28
(3.66)
Onde,
vL012 (t ) vL01 (t ) vL02 (t )
vL012 (t ) L01
diL01 (t )
dt
L02
diL02 (t )
(3.67)
dt
Sabe-se que a corrente que circula pela fase 1 a mesma que circula atravs da
fase 2. Considerando que todos os elementos indutivos da entrada do retificador
trifsico sejam iguais, obtm a expresso .
iL02 (t ) iL01 (t )
(3.68)
(3.69)
vL012 (t ) 2 L0
diL01 (t )
dt
(3.70)
diL01 (t )
dt
V0
(3.71)
1
v12 (t ) V0
2 L0
(3.72)
Atravs da Figura 3-5 se observa que a tenso de sada aproximada por uma
fonte contnua de tenso. No instante em que a tenso de linha for igual a tenso de
sada do retificador os diodos passam a conduzir, este instante define o ngulo de
conduo 1 , como indicado na Figura 3-5.
V0
V pk
1 sin 1
(3.73)
1
V pk sin wr t ' 1 V0
2 L0
29
(3.74)
V0
V pk
(3.75)
V pk
2 L0
sin wr t ' 1 k
(3.76)
Sabe-se que:
sin wr t ' 1 sin wr t ' cos 1 sin 1 cos wr t '
(3.77)
2
cos 1 1 k
(3.78)
2 L0
V pk
(3.79)
iL01 (t ' )
1 k 2
(3.80)
L0
1 k 2
30
(3.81)
Fc
iL0 pk
(3.82)
iL0 efz
(3.83)
(3.84)
L0
1 k 2
1 cos 1 k sin 1 1
2 Fc wr wr
V pk
(3.85)
31
Figura 3-5 Tenso na sada do inversor, corrente de carga e derivadas de carga e do indutor de
filtragem.
32
33
Cv ( s )
sC
fz
R fz 1 sCi Riz 1
(3.86)
Cv ( s ) kv
s z1 s z2
s s p1
(3.87)
R fz
(3.88)
Rip
1
2 C fz R fz
(3.89)
f z2
1
2 Ci Riz
(3.90)
Rip Riz
2 Ci Rip Riz
(3.91)
CAPTULO 4
Exemplo de Projeto e Simulaes
4.1 Introduo
Este captulo apresenta uma metodologia de projeto do circuito de
potncia e dos compensadores de tenso tendo como parmetros os dados fornecidos na
Tabela 4-1. Os resultados de simulao sero obtidos atravs da especificao do filtro
trifsico, carga e compensador. Equation Chapter 4 Section 4
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso.
Grandeza
Valor Nominal
Tenso de alimentao
700V
220 V
12 kW
Freqncia de sada
60 Hz z
Freqncia de comutao
20 kHz
30%
1%
5,38V
520V
filtro capacitivo
Fator de crista
3
R
(4.1)
35
Por meio de (4.1), obtm-se a resistncia de carga R para cada fase do inversor.
R 12,1
(4.2)
V0efz
R
(4.3)
(4.4)
(4.5)
(4.6)
Onde,
I 0 pk 2 I 0efz
V0 pk 2 V0efz
(4.7)
Vi
8 f s iL
L 0,5672 mH
(4.8)
(4.9)
36
V
1
2 i
128 f s L VC
(4.10)
C 7, 748 F
(4.11)
(4.12)
C 12 F
A freqncia de ressonncia fica definida por (4.14).
f0
1
2 L C
(4.13)
f 0 2, 055 kHz
(4.14)
Valor Nominal
Indutor de filtragem
0,5 mH
Capacitor de filtragem
12 F
Resistncia de carga
12,1
Freqncia de ressonncia
2, 055kHz
3 V0 pk
Vi
M 0, 775
(4.15)
(4.16)
Vtri pk
Vref pk
M
Vtri pk 6,98V
37
(4.17)
(4.18)
Vref
3 V0 pk
(4.19)
38
Figura 4-2 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de
tenso.
fc
5
f c 4 kHz
(4.20)
39
(4.21)
MF 180
(4.22)
f z1 f z2 0, 6 f 0
2 L C
f z f z 1, 233 kHz
2
1
(4.23)
(4.24)
c
(4.25)
(4.26)
comp .
40
p2 z1 z2 p1 comp
p2 10, 741
(4.27)
f p2 1
tg p2
180
f p2 21,58 kHz
(4.28)
(4.29)
1
2 Riz f z1
(4.30)
E,
C fz
1
2 R fz f z2
(4.31)
Riz
2 Ci Riz f p1 1
(4.32)
(4.33)
(4.34)
Gleyson Luiz Piazza
41
(4.35)
kv 10
20
(4.36)
(4.37)
Obtendo,
R fz 8, 47 k
(4.38)
E desta forma,
C fz 15, 24 nF
(4.39)
Valor Nominal
Rip
605, 751
Riz
10 k
Ci
12,91 nF
R fz
8, 47 k
C fz
15, 24 nF
42
Figura 4-4 Diagrama de Bode da fase para o controlador utilizado para o inversor.
43
Figura 4-6 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor.
44
45
46
47
uma carga do tipo resistiva balanceada. Por fim, aplica-se um degrau de carga no
inversor trifsico, desbalanceado uma das fases da estrutura.
O objetivo de apresentar tais simulaes consiste em avaliar o comportamento
do controle das tenses de linha do inversor atravs da transformada de Clarke,
verificando os efeitos causados pela operao a vazio e com desbalano de carga.
A Figura 4-11 apresenta as tenses de linha do inversor trifsico e as correntes
dos indutores de filtragem. Observa-se claramente atravs da figura, as perturbaes
provocadas em 37,5ms e 70,83ms , que representam a conexo com a carga resistiva e
o desequilbrio na fase 1, respectivamente.
Figura 4-12 Detalhe das tenses de linha no instante em que se conecta a carga.
48
Figura 4-13 - Detalhe das tenses de linha no instante em que se desequilibra a fase 1.
49
Sabe-se que a componente de seqncia zero das tenses de linha dada por
(4.40).
V0
1
v12 (t ) v23 (t ) v31 (t )
2
(4.40)
Onde:
v12 (t ) v23 (t ) v31 (t ) 0
(4.41)
50
51
A tenso de brao VAn e as tenses VAB e V12 esto representadas na Figura 4-19.
CAPTULO 5
Consideraes Finais
Os resultados obtidos neste trabalho possibilitaram validar o modelo matemtico
elaborado para o inversor trifsico de tenso. Este modelo a representao das tenses
de linha atravs da transformao 0 , que permite um desacoplamento destas
variveis.
A partir disto, elaborou-se uma metodologia para o controle das tenses de linha
nas coordenadas 0 . As tenses de linha so monitoradas e transformadas nas
componentes 0 , que por sua vez so subtradas das tenses de referncia, resultando
nas tenses de erro, as quais so aplicadas nos controladores.
Os resultados das aes de controle so transformados em variveis reais que
quando comparados com uma onda do tipo triangular geram os pulsos de comandos
para os interruptores do inversor trifsico.
O quarto captulo possibilitou validar os estudos realizados, apresentando
resultados satisfatrios, comprovados atravs das simulaes, no controle das tenses de
linha, mesmo com as perturbaes provocadas.
REFERNCIAS BIBLIOGRFICAS
[1]
[2]
[3]